[發明專利]一種提高CMOS圖像傳感器量子效率的光電二極管結構

有效

• 申請號: 201711223134.X
• 申請日: 2017-11-29
• 公開（公告）號: CN107994096B
• 公開（公告）日: 2020-03-31
• 發明（設計）人: 孫德明
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H01L31/109
• 分類號: H01L31/109
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

1.一種提高CMOS圖像傳感器量子效率的光電二極管結構，位于輕摻雜襯底中，其特征在于，包括重置晶體管、傳輸晶體管、PN光電二極管、像素單元隔離區、阱區和環狀硅區；所述傳輸晶體管的兩端分別連接所述重置晶體管和PN光電二極管，所述阱區為所述重置晶體管的阱；所述重置晶體管、傳輸晶體管和PN光電二極管形成的區域被環狀的像素單元隔離區包圍，所述像素單元隔離區中緊鄰所述重置晶體管的部分為淺溝槽隔離，所述PN光電二極管中P型區域和N形區域在垂直方向上下分布，且位于下方的區域自上而下包括摻雜濃度不同的區域Ⅰ、區域Ⅱ和區域Ⅲ，N型區域Ⅰ中摻雜濃度大于N型區域Ⅲ大于N型區域Ⅱ；在所述阱區和像素單元隔離區的下方設置環狀硅區，其中，環狀硅區的內環面積大于所述PN光電二極管面積，環狀硅區和像素單元隔離區不重疊且兩者摻雜類型相反。

2.根據權利要求1所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，輕摻雜襯底為P型輕摻雜襯底，像素單元隔離區為P型像素單元隔離區，環狀硅區為環狀N型硅區，所述PN光電二極管中P型區域位于N型區域的垂直上方，所述N型區域自上而下包括N型區域Ⅰ、N型區域Ⅱ和N型區域Ⅲ，所述阱區為P阱區。

3.根據權利要求2所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述N型區域Ⅰ的摻雜濃度低于1e17/cm3，N型區域Ⅱ的摻雜濃度低于1e16/cm3，N型區域Ⅲ的摻雜濃度低于5e16/cm3。

4.根據權利要求2所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述P型像素單元隔離區和P阱區中的摻雜濃度大于P型輕摻雜襯底中的摻雜濃度。

5.根據權利要求2所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述重置晶體管的漏極一側為淺溝槽隔離，所述淺溝槽隔離的另一側為P型連接區。

6.根據權利要求5所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述P型連接區為P型重摻雜區域，且P型連接區中的摻雜濃度大于P型輕摻雜襯底中的摻雜濃度。

7.根據權利要求5所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，當P型輕摻雜襯底加零偏壓或者負偏壓時，所述P型連接區、P型像素單元隔離區、P阱區和PN光電二極管中P型區域接零電位，所述環狀N型硅區與P型連接區、P型像素單元隔離區、P阱區、P型輕摻雜襯底之間形成耗盡區Ⅰ，所述PN光電二極管中N型區域與P阱區、P型輕摻雜襯底、P型像素單元隔離區之間形成耗盡區Ⅱ，所述耗盡區Ⅰ和耗盡區Ⅱ重疊。

8.根據權利要求2所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述光電二極管中N型區域為所述傳輸晶體管的源極，且所述傳輸晶體管的源極與其柵極之間隔著PN光電二極管的P型區域，所述傳輸晶體管的漏極和所述重置晶體管的源極重合。

9.根據權利要求8所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述重置晶體管漏極為N型重摻雜區域，所述重置晶體管源極為N型重摻雜區域。

10.根據權利要求2所述的一種提高CMOS圖像傳感器量子效率的光電二極管結構，其特征在于，所述環狀N型硅區的摻雜濃度范圍為1e¹⁵/cm³-1e¹⁸/cm³。