[發明專利]一種基于FPGA和eMMC陣列的高速數據存儲與傳輸系統

在審

• 申請號: 201711222112.1
• 申請日: 2017-11-29
• 公開（公告）號: CN109840242A
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 姜俊宏;蔣笑笑;楊建超;曹鑫泉;顧紅;蘇衛民;陸錦輝
• 申請（專利權）人: 南京理工大學
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/42;G06F3/06
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 王瑋

1.一種基于FPGA和eMMC陣列的高速數據存儲與傳輸系統，其特征在于：包括四路光纖傳輸模塊、雙口RAM、USB3.0、eMMC陣列傳輸模塊、電源模塊和時鐘模塊；

四路光纖傳輸模塊，用于接收光纖信號并轉換為高速串行電信號，再通過串并轉換將高速串行電信號轉換為并行數據，并緩存至雙端口RAM中；

USB3.0模塊，用于將eMMC陣列中存儲的數據傳輸至PC機或者其它板卡中；

eMMC陣列傳輸模塊，用于將雙端口RAM中緩存的數據存儲至eMMC陣列當中；

電源模塊，用于為存儲與傳輸系統供電；

時鐘模塊，用于向四路光纖傳輸模塊、雙口RAM模塊、eMMC陣列傳輸模塊提供工作時鐘以及時鐘切換。

2.根據權利要求1所述的基于FPGA和eMMC陣列的高速數據存儲與傳輸系統，其特征在于：所述四路光纖傳輸模塊包括：

光纖通道模塊，將接收到的光信號轉化為高速串行電信號；

高速串行收發模塊，將光纖通道的高速串行電信號進行串并轉換后傳輸至雙端口RAM中。

3.根據權利要求1所述的基于FPGA和eMMC陣列的高速數據存儲與傳輸系統，其特征在于：所述USB3.0模塊包括：

FIFO協議管理模塊，USB3.0控制器模塊和核心電壓調整器模塊；

FIFO協議管理模塊，用于管理所有PIPE通道的數據和FIFO緩沖區內存、FIFO協議層發送和接受數據；

USB3.0控制器模塊，用于控制來自USB主機的USB協議請求和FIFO功能參數的控制命令；

核心電壓調整器模塊，用于LDO調整器產生1V的電壓為內部核心部分供電，外部不能使用該電壓。

4.根據權利要求1所述的基于FPGA和eMMC陣列的高速數據存儲與傳輸系統，其特征在于：所述eMMC陣列傳輸模塊包括eMMC控制器和eMMC陣列；

eMMC控制器包括：

時鐘切換模塊，用于切換初始化時鐘和正常工作時鐘；

初始化及數據傳輸命令產生模塊，用于eMMC陣列初始化和數據傳輸階段產生相應的命令；

命令發送響應接收模塊，將命令產生模塊的48位信號轉換為串行信號；

CRC校驗模塊，命令和數據傳輸過程中，eMMC使用crc校驗確保傳輸數據的正確；

數據發送和接收模塊，實現數據讀寫功能。

5.根據權利要求1所述的基于FPGA和eMMC陣列的高速數據存儲與傳輸系統，其特征在于：所述時鐘模塊包括：

時鐘芯片，用于產生穩定時鐘；

時鐘芯片配置模塊，用于配置時鐘芯片的工作模式；

復位模塊，用于時鐘芯片配置模塊產生穩定時鐘后使能光纖傳輸模塊和eMMC陣列傳輸模塊。