[發明專利]一種異構雙核處理器訪問eFPGA的控制電路

有效

• 申請號: 201711210739.5
• 申請日: 2017-11-27
• 公開（公告）號: CN109840225B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 田澤;王世中;王宣明;郭蒙;曹朋朋;杜斐
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: G06F13/26
• 分類號: G06F13/26
• 代理公司: 中國航空專利中心 11008
• 代理人: 王世磊

本發明屬于SoPC芯片技術領域，涉及一種異構雙核處理器訪問eFPGA的控制電路。所述的異構雙核處理器包括控制處理器和運算處理器，其特征為：所述的電路包括共享接口仲裁模塊，當兩個處理器同時訪問eFPGA時，共享接口仲裁模塊優先選擇其中一個處理器進行訪問。提供一種能夠解決片上總線不同時鐘域接口競爭訪問eFPGA的問題，同時實現異構雙核處理器訪問eFPGA性能優的控制電路。

技術領域

本發明屬于SoPC芯片技術領域，涉及一種異構雙核處理器訪問eFPGA的控制電路。

背景技術

在異構雙核處理器可定制SoPC系統設計中，對于控制類處理器和計算類處理器通過其片上總線各自訪問集成在SoPC系統的eFPGA(embedded?FPGA)需要提供互連接口，必須要解決片上總線不同時鐘域接口競爭訪問eFPGA的問題，并保證訪問的性能最優。

發明內容

本發明的目的：提供一種能夠解決片上總線不同時鐘域接口競爭訪問eFPGA的問題，同時實現異構雙核處理器訪問eFPGA性能優的控制電路。

本發明的技術方案：一種異構雙核處理器訪問eFPGA的控制電路，所述的異構雙核處理器包括控制處理器和運算處理器，其特征為：所述的電路包括共享接口仲裁模塊，當兩個處理器同時訪問eFPGA時，共享接口仲裁模塊優先選擇其中一個處理器進行訪問。

優選地，優先選擇控制處理器對eFPGA進行訪問。

優選地，所述的電路還包括接口模塊和eFPGA接口，處理器通過接口模塊向共享接口仲裁模塊發送請求信息，共享接口仲裁模塊判斷決定后，通過接口模塊向處理器發送授權信息，同時向eFPGA接口發送授權信息，eFPGA接口接通相應接口模塊與eFPGA的訪問通路。

優選地，共享接口仲裁模塊接收到請求信息后，若僅一路處理器請求訪問，則對該路處理器進行授權；

若兩路處理器同時請求訪問，則按優先原則，對優先訪問的處理器進行授權，另一處理器進入請求等待狀態；

若當前獲得授權的處理器有流水請求發出時，則保持eFPGA接口的控制權，至流水請求處理完畢，釋放授權。

優選地，兩路處理器同時請求訪問，按優先原則，一路處理器進行訪問，另一處理器進入請求等待狀態時，若等待時間超過1024個處理器時鐘，則該處于等待狀態的處理器取消請求。

優選地，兩路處理器其一通過共享接口訪問eFPGA異常時，將通過其片上總線產生復位將共享接口授權取消。

本發明的有益效果：本技術方案提出了一種共享接口仲裁模塊，通過優先處理控制類處理器的較高訪問效率要求，可以有效解決異構雙核處理器訪問eFPGA存在競爭的問題，實現了異構雙核處理器訪問eFPGA性能最優化。

附圖說明

圖1為實施例的電路結構框圖；

圖2為實施例中共享接口仲裁模塊競爭訪問調度流程圖。

具體實施方式