[發(fā)明專利]列車通信網(wǎng)卡及列車控制管理系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201711171830.0
• 申請日: 2017-11-22
• 公開（公告）號: CN107911288B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計(jì)）人: 楊軍;閆寧;李杉杉
• 申請（專利權(quán)）人: 中車大連電力牽引研發(fā)中心有限公司
• 主分類號: H04L12/66
• 分類號: H04L12/66;H04L29/06
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 劉丹;黃健

1.一種列車通信網(wǎng)卡，其特征在于，包括：

中央處理器CPU、以太網(wǎng)驅(qū)動模塊和高級數(shù)據(jù)鏈路控制HDLC驅(qū)動模塊，所述CPU通過所述以太網(wǎng)驅(qū)動模塊連接以太網(wǎng)總線，所述CPU通過所述HDLC驅(qū)動模塊連接至少兩個(gè)外部設(shè)備；

所述CPU用于通過所述HDLC驅(qū)動模塊接收所述至少兩個(gè)外部設(shè)備中第一外部設(shè)備發(fā)送的采用HDLC協(xié)議的第一數(shù)據(jù)，并將所述第一數(shù)據(jù)轉(zhuǎn)換為采用以太網(wǎng)協(xié)議的第二數(shù)據(jù)后，將所述第二數(shù)據(jù)通過所述以太網(wǎng)驅(qū)動模塊發(fā)送至所述以太網(wǎng)總線；

所述CPU還用于通過所述以太網(wǎng)驅(qū)動模塊接收發(fā)送給所述至少兩個(gè)外部設(shè)備中第二外部設(shè)備的采用以太網(wǎng)協(xié)議的第三數(shù)據(jù)，并將所述第三數(shù)據(jù)轉(zhuǎn)換為采用HDLC協(xié)議的第四數(shù)據(jù)后，將所述第四數(shù)據(jù)通過所述HDLC驅(qū)動模塊發(fā)送至所述第二外部設(shè)備；

當(dāng)所述CPU同時(shí)接收到多個(gè)所述至少兩個(gè)外部設(shè)備發(fā)送的采用HDLC協(xié)議的數(shù)據(jù)時(shí)，根據(jù)數(shù)據(jù)中的優(yōu)先級標(biāo)識信息，根據(jù)優(yōu)先級由高至低的順序?qū)⑺龆鄠€(gè)數(shù)據(jù)轉(zhuǎn)換為以太網(wǎng)協(xié)議的數(shù)據(jù)后通過所述以太網(wǎng)驅(qū)動模塊發(fā)送至所述以太網(wǎng)總線；

當(dāng)所述CPU同時(shí)接收到多個(gè)發(fā)送給所述至少兩個(gè)外部設(shè)備的采用以太網(wǎng)協(xié)議的數(shù)據(jù)時(shí)，根據(jù)數(shù)據(jù)中的優(yōu)先級標(biāo)識信息，根據(jù)優(yōu)先級由高至低的順序?qū)⑺龆鄠€(gè)數(shù)據(jù)轉(zhuǎn)換為HDLC協(xié)議的數(shù)據(jù)后通過所述HDLC驅(qū)動模塊發(fā)送至接收數(shù)據(jù)的外部設(shè)備；

所述HDLC驅(qū)動模塊具體用于根據(jù)接收到的數(shù)據(jù)中的第一標(biāo)識信息，確定發(fā)送數(shù)據(jù)的第一外部設(shè)備；

所述HDLC驅(qū)動模塊具體用于根據(jù)接收到的數(shù)據(jù)中的第二標(biāo)識信息，確定接收數(shù)據(jù)的第二外部設(shè)備。

2.根據(jù)權(quán)利要求1所述的列車通信網(wǎng)卡，其特征在于，

所述HDLC驅(qū)動模塊用于，當(dāng)接收到所述第一外部設(shè)備發(fā)送的數(shù)據(jù)時(shí)，建立所述第一外部設(shè)備與所述CPU的連接關(guān)系；

所述HDLC驅(qū)動模塊還用于，當(dāng)接收到發(fā)送給所述第二外部設(shè)備的數(shù)據(jù)時(shí)，建立所述CPU與所述第二外部設(shè)備的連接關(guān)系。

3.根據(jù)權(quán)利要求1所述的列車通信網(wǎng)卡，其特征在于，

所述HDLC驅(qū)動模塊包括至少兩個(gè)HDLC驅(qū)動電路，每個(gè)所述HDLC驅(qū)動電路連接兩個(gè)所述外部設(shè)備。

4.根據(jù)權(quán)利要求3所述的列車通信網(wǎng)卡，其特征在于，

所述CPU為STM32F407型號的ARM Crotex處理器；

所述以太網(wǎng)驅(qū)動模塊為W5500型號的以太網(wǎng)PHY芯片；

所述HDLC驅(qū)動電路為HDLC協(xié)議芯片。

5.根據(jù)權(quán)利要求4 所述的列車通信網(wǎng)卡，其特征在于，

所述CPU通過FSMC硬件接口與所述HDLC協(xié)議芯片Z8523L連接；

所述CPU的IO接口與所述HDLC協(xié)議芯片的中斷引腳連接；

所述CPU的IO接口還與所述HDLC協(xié)議芯片的接收發(fā)送器使能引腳連接。

6.根據(jù)權(quán)利要求4 所述的列車通信網(wǎng)卡，其特征在于，

所述CPU通過SPI硬件接口與所述以太網(wǎng)PHY芯片連接；

所述CPU的IO接口與所述以太網(wǎng)PHY芯片的通信模式引腳連接。

7.根據(jù)權(quán)利要求4-6任一項(xiàng)所述的列車通信網(wǎng)卡，其特征在于，

所述CPU通過FSMC接口配置所述HDLC協(xié)議芯片；

所述CPU通過SPI接口配置所述以太網(wǎng)PHY芯片。

8.一種列車控制管理系統(tǒng)，其特征在于，包括如權(quán)利要求1-7任一項(xiàng)所述的列車通信網(wǎng)卡。