[發(fā)明專利]數據交換方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201711171821.1
• 申請日: 2017-11-22
• 公開（公告）號: CN108090018A
• 公開（公告）日: 2018-05-29
• 發(fā)明（設計）人: 李義;袁結全
• 申請（專利權）人: 深圳市風云實業(yè)有限公司
• 主分類號: G06F15/167
• 分類號: G06F15/167
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 郭新娟

本發(fā)明實施例提供一種數據交換方法及系統(tǒng)。所述方法應用于數據交換系統(tǒng)，該數據交換系統(tǒng)包括CPU、FPGA以及內存，所述內存包括隊列緩存區(qū)以及數據緩存區(qū)，所述隊列緩存區(qū)存儲有描述符隊列；在CPU與FPGA之間的數據交換過程中，CPU和FPGA的其中一個作為發(fā)送方，另一個作為接收方，所述方法包括：在所述數據交換過程中，所述發(fā)送方查詢所述描述符隊列的描述符，當描述符的值表示發(fā)送方當前可寫數據時，寫入數據至數據緩存區(qū)的指定地址空間內，并將描述符的值更新為表示可讀；所述接收方查詢所述描述符隊列的描述符，當描述符的值表示接收方當前可讀數據時，從所述數據緩存區(qū)的指定地址空間內讀取相應的數據，并將描述符的值更新為表示可寫。

技術領域

本發(fā)明涉及通信技術領域，具體而言，涉及一種數據交換方法及系統(tǒng)。

背景技術

在網絡數據處理系統(tǒng)中，CPU和FPGA均是不可或缺的重要組成部分，他們參與各種類型的數據處理的功能的實現。為了達到較佳的數據處理效率，CPU和FPGA需要分工合作，做自己最擅長的那部分數據處理工作。所以CPU和FPGA之間的數據高速交換變得越來越重要，成為直接影響網絡數據處理系統(tǒng)效率和性能的關鍵技術之一。因此，一種有效地在CPU和FPGA之間進行數據交換的方法是迫切需求的。

發(fā)明內容

有鑒于此，本發(fā)明實施例的目的在于提供一種數據交換方法及系統(tǒng)。

本發(fā)明實施例提供的一種數據交換方法，應用于數據交換系統(tǒng)，該數據交換系統(tǒng)包括CPU、FPGA以及內存，所述內存包括隊列緩存區(qū)以及數據緩存區(qū)，所述隊列緩存區(qū)存儲有描述符隊列，所述描述符隊列中包括描述符；在CPU與FPGA之間的數據交換過程中，CPU和FPGA的其中一個作為發(fā)送方，另一個作為接收方，所述方法包括：

在所述數據交換過程中，所述發(fā)送方查詢所述描述符隊列的描述符，當描述符的值表示發(fā)送方當前可寫數據時，寫入數據至數據緩存區(qū)的指定地址空間內，并將描述符的值更新為表示可讀；

所述接收方查詢所述描述符隊列的描述符，當描述符的值表示接收方當前可讀數據時，從所述數據緩存區(qū)的指定地址空間內讀取相應的數據，并將描述符的值更新為表示可寫。

優(yōu)選地，所述FPGA通過直接存儲器存取通道查詢所述第一描述符隊列中的描述符；

所述CPU通過主存控制器查詢所述第二描述符隊列中的描述符。

優(yōu)選地，所述描述符隊列包括第一描述符隊列和第二描述符隊列，其中，當所述FPGA作為發(fā)送方時，所述發(fā)送方查詢的描述符隊列為所述第一描述符隊列，當所述CPU作為發(fā)送方時，所述發(fā)送方查詢的描述符隊列為所述第二描述符隊列。

優(yōu)選地，所述描述符隊列中的每個描述符對應一個地址空間，所述發(fā)送方向所述數據緩存區(qū)寫入數據時，將數據寫入所述描述符對應的地址空間；所述接收方從所述緩存區(qū)讀取數據時，從所述描述符對應的地址空間中讀取數據。

優(yōu)選地，所述第一描述符隊列中的描述符的地址空間連續(xù)；

所述第二描述符隊列中的描述符的地址空間連續(xù)。

優(yōu)選地，所述第一描述符隊列的數量與所述CPU的內核數量相同；所述第二描述符隊列的數量與所述CPU的內核數量相同。

本發(fā)明實施例還提供一種數據交換系統(tǒng)，所述數據交換系統(tǒng)包括：CPU、FPGA及內存；

所述內存包括隊列緩存區(qū)以及數據緩存區(qū)，所述隊列緩存區(qū)存儲有描述符隊列，所述描述符隊列中包括描述符；在CPU與FPGA之間的數據交換過程中，CPU和FPGA的其中一個作為發(fā)送方，另一個作為接收方；

在所述數據交換過程中，所述發(fā)送方查詢所述描述符隊列的描述符，當描述符的值表示發(fā)送方當前可寫數據時，寫入數據至數據緩存區(qū)的指定地址空間內，并將描述符的值更新為表示可讀；