[發(fā)明專利]一種ESD器件串聯電阻的電阻結構

有效

• 申請?zhí)枺?/td>: 201711155427.9
• 申請日: 2017-11-20
• 公開（公告）號: CN107731795B
• 公開（公告）日: 2019-10-25
• 發(fā)明（設計）人: 李伊珂;李涅
• 申請（專利權）人: 清華四川能源互聯網研究院
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 郭彩紅;詹永斌

本發(fā)明提供了一種ESD器件串聯電阻的電阻結構，把多晶硅電阻分成N個小部分，每一小部分均通過各自對應的Contact和Via連接到上部金屬層；每一小部分所對應的Contact和Via及連接到上部金屬層構成了一個獨立單元；所述Via和上部金屬層采用金屬鋁材料；所述Contact采用金屬鋁材料或鋁合金材料；利用金屬鋁的熱容特性，巧妙利用現有結構，在通過同樣的ESD電流而導致發(fā)熱時，不會導致電阻被損壞，同時，能大大縮小ESD器件所在電路整體尺寸。

技術領域

本發(fā)明涉及一種ESD器件串聯電阻的電阻結構，特別是涉及一種半導體芯片電路中的ESD串聯電阻的電阻結構。

背景技術

在半導體芯片電路中，有時，我們需要在ESD器件之前串一個10歐姆到200歐姆的ploy（多晶硅）電阻，這個電阻的作用是增加ESD結構對芯片外部噪聲的免疫力，在接地噪聲和電源噪聲的環(huán)境中，更不容易使ESD被正偏。由于這個poly電阻被串聯在ESD路徑中，所以，當ESD發(fā)生的時候，會有安培級的電流通過它。因此，為了保證在ESD發(fā)生時，電阻不被損壞，這個poly電阻的面積通常需要被設計得相當大，來吸收掉在ESD發(fā)生時所發(fā)出的熱，從而防止電阻器件的損壞。

在ESD發(fā)生時，使電阻器件損壞的主要原因是因為瞬間功率過大導致電阻過熱。對于poly電阻來說，它的厚度往往比較薄（例如，在.18工藝中，大概是0.2um~0.3um厚）。因此同等面積下它的熱容有限。假如它的面積不夠大，ESD電流流過它的時候發(fā)出的能量會使它快速發(fā)熱，超過其熔點導致損毀，因此，很大程度上制約了該電阻電路的版圖尺寸。

發(fā)明內容

本發(fā)明要解決的技術問題是提供一種能大大縮小ESD器件所在電路整體尺寸的ESD器件串聯電阻的電阻結構，并且能夠保證在ESD發(fā)生時，ESD器件的串聯電阻不被損壞。

本發(fā)明采用的技術方案如下：一種ESD器件串聯電阻的電阻結構，把多晶硅電阻分成N個小部分，每一小部分均通過各自對應的Contact和Via連接到上部金屬層；每一小部分所對應的Contact和Via及連接到上部金屬層構成了一個獨立單元；所述Via和上部金屬層采用金屬鋁材料；所述Contact采用金屬鋁材料或鋁合金材料；所述N為大約等于2的自然數。

所述多晶硅電阻為圓環(huán)狀，對于同一層的上部金屬層，將位于同一等勢線上的金屬連接在一起，間隔地位于電阻的等勢線上。

所述上部金屬層包括第一金屬層和頂部金屬層，Contact通過第一金屬層連接到Via，且Via連接到頂層金屬層。

相鄰的所述獨立單元之間，Contact之間的邊緣距離在4um~8um之間。

所述 Contact之間的邊緣距離為6um。

所述上部金屬層的平面形狀為正方形或長方形。

與現有技術相比，本發(fā)明的有益效果是：利用金屬鋁的熱容特性，巧妙利用現有結構，在保證ESD發(fā)生時，電阻不被損壞的同時，大大縮小了ESD器件所在電路整體尺寸。

附圖說明

圖1為本發(fā)明其中一實施例的工藝結構剖面示意圖。

圖2為圖1所示實施例的頂層金屬平面示意圖。

圖3為本發(fā)明其中一實施例的環(huán)裝多晶硅電阻結構。

圖4為在圖3所示實施例的基礎上的頂層金屬層在多晶硅電阻基礎上的對照結構示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。