[發明專利]一種基于FPGA的跟蹤型旋變解碼電路

在審

• 申請號: 201711150720.6
• 申請日: 2017-11-18
• 公開（公告）號: CN108011547A
• 公開（公告）日: 2018-05-08
• 發明（設計）人: 魏旭來;李海波;湯勝林
• 申請（專利權）人: 貴州航天林泉電機有限公司
• 主分類號: H02P6/16
• 分類號: H02P6/16
• 代理公司: 貴陽睿騰知識產權代理有限公司 52114
• 代理人: 谷慶紅

1.一種基于FPGA的跟蹤型旋變解碼電路，包括FPGA模塊、DA轉換模塊、信號調整與功率放大模塊、AD轉換模塊和信號調整與濾波模塊，其特征在于：所述FPGA模塊分別與DA轉換模塊和AD轉換模塊連接，DA轉換模塊與信號調整與功率放大模塊連接，AD轉換模塊與信號調整與濾波模塊連接；

所述FPGA模塊中設有芯片U4B和芯片U4A，DA轉換模塊中設有芯片U9和芯片U10，AD轉換模塊中設有芯片U1和芯片U6，信號調整與功率放大模塊中設有芯片U7、芯片U8和芯片U12，信號調整與濾波模塊中設有芯片U3和芯片U5；

所述U4B芯片的IO功能引腳、CLR功能引腳、SCLK功能引腳和CS功能引腳分別接芯片U10的A0引腳、A1引腳、A2引腳和A3引腳，芯片U10的B0引腳、B1引腳、B2引腳和B3引腳分別接芯片U9的DIN功能引腳、CLR功能引腳、SCLK功能引腳和CS功能引腳，芯片U9的RFB引腳接芯片U9的VOUT引腳，在RFB引腳與VOUT引腳的支路上設有節點，節點與芯片U7的正向IN引腳、芯片U12的負向IN引腳并聯；

所述芯片U4A的兩個IO引腳分別接芯片U1的SER_DATAA引腳和SER_DATAB引腳，芯片U4A的CLK功能引腳、CONVST功能引腳、A0引腳、M0引腳和M1引腳分別接芯片U1的CLOCK引腳、CONVST引腳、A0引腳、M0引腳和M1引腳，芯片U1的B0引腳和A0引腳分別接芯片U3的OUT引腳和芯片U5的OUT引腳。

2.如權利要求1所述的基于FPGA的跟蹤型旋變解碼電路，其特征在于：所述DA轉換模塊中還設有電容C29、電源和電容C28，所述芯片U10的DIR引腳接芯片U10的VCC引腳，在DIR引腳與VCC引腳的支路中，串聯有電阻R33，并在電阻R33所在支路上設有節點，節點與電源和電容C29串聯，電容C29的后級接地；

所述芯片U10的引腳A4、引腳A5、引腳A6、引腳A7和引腳GND與芯片U10的引腳OE并聯，在引腳OE所以在支路上設有節點，節點接地。

3.如權利要求1或2所述的基于FPGA的跟蹤型旋變解碼電路，其特征在于：所述芯片U9的引腳BIPOFF和引腳DGND分別接地，引腳VDD串聯有電源和電容C23，電容C23的后級接地，引腳VSS接引腳AGND，引腳REFIN接引腳REFOUT，在引腳VSS與引腳AGND的支路上和引腳REFIN與引腳REFOUT支路上均設有節點，引腳VSS與引腳AGND的支路上的節點與電容C28連接，電容C28的后級與引腳REFOUT所在支路的節點連接，引腳REFOUT所在支路的節點接地。

4.如權利要求1所述的基于FPGA的跟蹤型旋變解碼電路，其特征在于：所述信號調整與功率放大模塊中還設有電阻R31、電阻R37、電容C31和電容C26，所述芯片U7的正向IN引腳所在支路串聯有電阻R32和電阻R36，在電阻R36所在支路上設有節點，節點接運算放大器U11A的輸出功能引腳，運算放大器U11A的輸出功能引腳接運算放大器U11A的輸入功能引腳，在輸入功能引腳所在支路上，并聯有電阻R34和電容C24，電容C24后極設有節點，節點所在支路串聯有電阻R35和電容C27，電容C27的后級接地；所述運算放大器U11A的兩個電源引腳，一個接地，另一個接電源。

5.如權利要求1或4所述的基于FPGA的跟蹤型旋變解碼電路，其特征在于：所述芯片U7的負向IN引腳串聯電阻R31后接地，芯片U12的正向IN引腳串聯電阻R37后接地，芯片U7的負向VC引腳與芯片U7的GND引腳連接，在GND引腳所在支路上設有電容C25，電容C25所在支路設有三個節點，分別為第一節點、第二節點和第三節點，第一節點接電源，第二節點接地，第三節點與電容C26串聯之后接芯片U7的正向VC引腳，正向VC引腳所在支路上設有節點，節點接電源；

所述芯片U12的負向VC引腳與芯片U12的GND引腳連接，在GND引腳所在支路上設有電容C30，電容C30所在支路設有三個節點，分別為第一節點、第二節點和第三節點，第一節點接電源，第二節點接地，第三節點與電容C31串聯后接芯片U12的正向VC引腳，正向VC引腳所在支路上設有節點，節點接電源。