[發明專利]功率半導體器件及其制造方法

在審

• 申請號: 201711147912.1
• 申請日: 2017-11-17
• 公開（公告）號: CN107910269A
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 楊彥濤;夏志平;王維建
• 申請（專利權）人: 杭州士蘭集成電路有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京成創同維知識產權代理有限公司11449
• 代理人: 蔡純,馮麗欣

1.一種功率半導體器件的制造方法，包括：

在第一摻雜類型的半導體襯底中形成多個溝槽；

在所述多個溝槽的側壁和底部上形成絕緣疊層，所述絕緣疊層包括第一絕緣層和第二絕緣層，所述第一絕緣層圍繞所述第二絕緣層；

形成填充所述溝槽底部的隔離層，所述隔離層由所述第二絕緣層圍繞；

在所述隔離層上方形成填充所述多個溝槽的屏蔽導體；

在所述多個溝槽的上部形成位于所述屏蔽導體兩側的開口，所述開口暴露所述多個溝槽上部的側壁；

在所述多個溝槽上部的側壁上形成柵極電介質；

形成柵極導體以填充所述開口；

在所述半導體襯底鄰接溝槽的區域中形成第二摻雜類型的體區，所述第二摻雜類型與所述第一摻雜類型相反；

在所述體區中形成所述第一摻雜類型的源區；以及

形成源極電極和柵極電極，所述源極電極與所述源區和所述屏蔽導體電連接，所述柵極電極與所述柵極導體電連接,

其中，所述柵極導體與所述屏蔽導體之間由所述絕緣疊層中的至少一層彼此隔離，所述柵極導體與所述體區之間由所述柵極電介質彼此隔離，所述屏蔽導體與所述半導體襯底之間由所述隔離層和所述絕緣疊層彼此隔離。

2.根據權利要求1所述的方法，在形成多個溝槽的步驟和形成絕緣疊層的步驟之間，還包括：在所述多個溝槽底部下方的半導體襯底中形成所述第二摻雜類型的摻雜區，所述摻雜區與所述隔離層由所述絕緣疊層隔開。

3.根據權利要求2所述的方法，其中，在形成所述多個溝槽的步驟和形成所述摻雜區的步驟中采用相同的掩模。

4.根據權利要求1所述的方法，在填充屏蔽導體的步驟和形成開口的步驟之間，還包括平面化步驟。

5.根據權利要求4所述的方法，其中，在平面化步驟之前，所述屏蔽導體、所述第一絕緣層和所述第二絕緣層分別包括位于所述多個溝槽中的第一部分以及在所述半導體襯底表面上橫向延伸的第二部分，

在平面化步驟中，以所述第一絕緣層作為停止層，去除所述屏蔽導體和所述第二絕緣層的各自第二部分，使得，所述屏蔽導體和所述第二絕緣層的各自第一部分頂端與所述第一絕緣層的表面齊平。

6.根據權利要求5所述的方法，其中，在形成開口的步驟中，去除所述第一絕緣層的第一部分位于所述多個溝槽上部的一部分，使得所述屏蔽導體從所述半導體襯底表面向上延伸預定的高度。

7.根據權利要求1所述的方法，其中，形成柵極導體的步驟包括：

沉積第一導電層以填充所述開口，所述第一導電層包括位于所述開口中的第一部分以及在所述半導體襯底表面上橫向延伸的第二部分；以及

將所述柵極層導體的第二部分圖案化成布線。

8.根據權利要求7所述的方法，其中，在圖案化步驟中，在所述半導體襯底的第一區域中完全去除所述第一導電層的第二部分，在所述半導體襯底的第二區域中，部分去除所述第一導電層的第二部分，

在所述半導體襯底的第一區域中，去除所述柵極導體的第二部分。

9.根據權利要求8所述的方法，其中，所述源極電極位于所述第一區域中，所述柵極電極位于所述第二區域中，所述第一區域和所述第二區域彼此隔開。

10.根據權利要求1所述的方法，其中，所述第一絕緣層由氧化硅組成，所述第二絕緣層由選自氮化硅、氮氧化物或多晶硅中的至少一種組成。

11.根據權利要求1所述的方法，其中，所述多個溝槽的寬度在0.2至10微米的范圍內，深度在0.1至50微米的范圍內。

12.根據權利要求1所述的方法，其中，所述第一摻雜類型為N型和P型中的一種，所述第二摻雜類型為N型和P型中的另一種。

13.根據權利要求1所述的方法，其中，所述多個溝槽的側壁傾斜，使得所述多個溝槽的頂部寬度大于所述多個溝槽的底部寬度。

14.根據權利要求1所述的方法，其中，填充所述屏蔽導體的步驟和形成所述柵極導體的步驟分別包括至少一次沉積。