[發明專利]逐次逼近模數轉換器及其數字校準方法和裝置

有效

• 申請號: 201711146589.6
• 申請日: 2017-11-17
• 公開（公告）號: CN109802678B
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 陳勝勝;李奇峰;楊云
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03M1/10
• 代理公司: 北京英創嘉友知識產權代理事務所(普通合伙) 11447
• 代理人: 南毅寧

本發明公開了一種逐次逼近模數轉換器及其數字校準方法和裝置，所述方法包括以下步驟：從需要校準的電容所對應轉換位的最高轉換位開始向低位依次獲取需要校準的電容所對應轉換位的校準碼，按照正常逐次逼近方式對輸入的模擬信號進行轉換以獲得二進制轉換值，計算二進制轉換值中轉換值為1所對應轉換位的校準碼的總和；計算二進制轉換值與需要校準的電容所對應的準換位中轉換值為1所對應轉換位的校準碼的總和之間的差值，以獲得校驗后的ADC的轉換值。該方法可以有效校準由于寄生電容和工藝制造誤差帶來的電容之間的失配誤差，避免因失配誤差造成電容之間二倍關系不精確的問題，從而可有效提高ADC的精度。

技術領域

本發明涉及模數轉換技術領域，特別涉及一種用于逐次逼近模數轉換器的數字校準方法、一種非臨時性計算機可讀存儲介質、一種用于逐次逼近模數轉換器的數字校準裝置以及一種具有該裝置的逐次逼近模數轉換器。

背景技術

作為連接模擬信號和數字信號之間的橋梁，模數轉換器在集成電路和信息產業中發展迅速，電荷再分配型逐次逼近(SAR)模數轉換器(ADC)以其具有中等轉換精度、中等轉換速度、低功耗和低成本的綜合優勢，得到廣泛的應用。通常，SARADC主要由數模轉換器(DAC)、比較器、數字控制部分和其他模擬電路組成，其核心是DAC、比較器和數字控制部分。

作為電荷再分配型SAR ADC的關鍵單元之一，二進制加權電容陣列構成的數模轉換器(DAC)的精度直接決定著整個模數轉換器(ADC)的精度。在現有工藝情況下，各種器件以及走線的寄生電阻、寄生電容和工藝制造過程中的誤差，使得DAC相鄰的電容之間的二倍關系不夠精確，極大的降低了ADC的精度。例如，在現有的工藝制造下，電容的最小失配率大約為0.1％，這意味著整個ADC的精度最高只能達到10位左右，為了提高ADC的精度，必須對這種由于工藝偏差帶來的失配進行校準。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。為此，本發明的第一個目的在于提出一種用于逐次逼近模數轉換器的數字校準方法，可以有效校準由于寄生電容和工藝制造誤差帶來的電容之間的失配誤差，避免因失配誤差造成電容之間二倍關系不精確的問題，從而可有效提高ADC的精度。

本發明的第二個目的在于提出一種非臨時性計算機可讀存儲介質。

本發明的第三個目的在于提出一種用于逐次逼近模數轉換器的數字校準裝置。

本發明的第四個目的在于提出一種逐次逼近模數轉換器。

為實現上述目的，本發明第一方面實施例提出了一種用于逐次逼近模數轉換器的數字校準方法，所述逐次逼近模數轉換器包括數模轉換模塊DAC和比較器，所述DAC包括低段位部分和高段位部分，所述低段位部分和所述高段位部分均包括容值呈二倍關系遞增的L個電容，且所述低段位部分的L個電容中每個電容的一端分別與補償電容的一端、耦合電容的一端相連，所述高段位部分的L個電容中每個電容的一端與所述耦合電容的另一端相連后作為所述ADC的輸出端與所述比較器的第一輸入端相連，所述低段位部分的L個電容中每個電容的另一端、所述高段位部分的L個電容中每個電容的另一端及所述補償電容的另一端分別與模擬信號輸入端、電壓參考端或地相連，所述比較器的第二輸入端與共模電壓提供端相連，所述方法包括以下步驟：從需要校準的電容所對應轉換位的最高轉換位開始向低位依次獲取所述需要校準的電容所對應轉換位的校準碼；按照正常逐次逼近方式對輸入的模擬信號進行轉換以獲得二進制轉換值；計算所述二進制轉換值中轉換值為1所對應轉換位的校準碼的總和；以及計算所述二進制轉換值與所述二進制轉換值中轉換值為1所對應轉換位的校準碼的總和之間的差值，以獲得校驗后的ADC的轉換值。