[發(fā)明專利]模數(shù)轉(zhuǎn)換器系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711140526.X
• 申請(qǐng)日: 2013-04-22
• 公開（公告）號(hào): CN107846223B
• 公開（公告）日: 2021-12-03
• 發(fā)明（設(shè)計(jì)）人: 杰斯伯·史定斯嘉德·麥德森
• 申請(qǐng)（專利權(quán)）人: 亞德諾半導(dǎo)體國(guó)際無(wú)限責(zé)任公司
• 主分類號(hào): H03M1/46
• 分類號(hào): H03M1/46;H03M1/06;H03M1/20
• 代理公司: 中國(guó)貿(mào)促會(huì)專利商標(biāo)事務(wù)所有限公司 11038
• 代理人: 張小穩(wěn)

一種模數(shù)轉(zhuǎn)換器(ADC)系統(tǒng)和方法。根據(jù)一個(gè)實(shí)施例的該ADC系統(tǒng)包括：采樣數(shù)模轉(zhuǎn)換器，配置為采樣模擬信號(hào)值和模擬高頻脈沖值的結(jié)合；及控制電路，包括失配整形編碼器。所述控制電路配置為在模數(shù)轉(zhuǎn)換操作期間向所述采樣數(shù)模轉(zhuǎn)換器順序施加多個(gè)數(shù)字碼，以得出表示所述模擬信號(hào)值和所述模擬高頻脈沖值的結(jié)合的數(shù)字碼。給出了數(shù)個(gè)實(shí)施例。

本申請(qǐng)是申請(qǐng)日為2013年4月22日、申請(qǐng)?zhí)枮?01310141680.4的發(fā)明名稱為“模數(shù)轉(zhuǎn)換器系統(tǒng)和方法”的專利申請(qǐng)的分案申請(qǐng)。該申請(qǐng)日為2013年4月22日、申請(qǐng)?zhí)枮?01310141680.4的發(fā)明名稱為“模數(shù)轉(zhuǎn)換器系統(tǒng)和方法”的專利申請(qǐng)要求2012年4月20日提出的美國(guó)臨時(shí)專利申請(qǐng)No.61/636,372的優(yōu)先權(quán)。

技術(shù)領(lǐng)域

本教導(dǎo)涉及模擬電路和方法。尤其地，本教導(dǎo)涉及模數(shù)轉(zhuǎn)換器(ADC)及其操作。

背景技術(shù)

模數(shù)轉(zhuǎn)換器(ADC)使用在廣泛的應(yīng)用范圍中，包括但不限于，傳感器接口、工業(yè)應(yīng)用、消費(fèi)者應(yīng)用和通信。已經(jīng)針對(duì)各種應(yīng)用和它們?cè)谒俣取⒎直媛省⒃肼暋⒐暮推渌阅芟嚓P(guān)的參數(shù)方面的不同需求，開發(fā)了用于模數(shù)(A/D)轉(zhuǎn)換的各種電路和技術(shù)。

圖1示出了現(xiàn)有技術(shù)的逐次逼近寄存器(SAR)模數(shù)轉(zhuǎn)換器(SAR ADC)100。逐次逼近是廣為人知的用于A/D轉(zhuǎn)換的順序方法。在這種方法中，模擬信號(hào)值VIN可以在電容性數(shù)模轉(zhuǎn)換器(CDAC)101上被采樣，順序逐次逼近A/D轉(zhuǎn)換操作用于生成所述模擬值VIN的編碼的數(shù)值(數(shù)字)表示DOUT。控制電路102可以對(duì)CDAC101的多個(gè)輸入端子103施加數(shù)字碼序列，使CDAC101的輸出端104向預(yù)定值(例如GND＝0V)轉(zhuǎn)換。比較器電路105可以提供CDAC的輸出104的極性的指示。數(shù)字控制電路可以使用該極性的指示來(lái)在施加到CDAC輸入端子103的數(shù)字碼序列中選擇下一個(gè)數(shù)字碼。CDAC輸出端104可以表示模擬信號(hào)值VIN相對(duì)于施加到CDAC101的數(shù)字碼的殘余，CDAC101包含參考電壓VREF。該參考電壓可以被嵌入數(shù)字碼的物理表示中。例如，數(shù)字碼的比特的高狀態(tài)(邏輯“1”)可以通過(guò)施加到輸入端子103的第一參考電壓電勢(shì)VH＝VREF來(lái)物理的表示。同樣地，低狀態(tài)(邏輯“0”)可以通過(guò)施加第二參考電壓電勢(shì)VL＝GND＝0V到該輸入端子103來(lái)表示。相應(yīng)的，數(shù)字碼的比特的高/低邏輯值可以通過(guò)電路被施加到CDAD的輸入端子，該電路例如為邏輯門、開關(guān)驅(qū)動(dòng)和將輸入端子連接到參考電壓電路107的開關(guān)，該參考電壓電路提供多個(gè)參考電壓電勢(shì)。當(dāng)使殘余向0轉(zhuǎn)換時(shí)，數(shù)字碼序列中的最后的數(shù)字碼可以為模擬信號(hào)值VIN的數(shù)字表示。數(shù)字電路可以將該最后的數(shù)字碼的比特值結(jié)合，以提供編碼的數(shù)值表示DOUT，該編碼的數(shù)值表示可以使用標(biāo)準(zhǔn)邏輯電平(例如，在二進(jìn)制權(quán)重碼的1.8伏CMOS邏輯電平下的串行通信)以標(biāo)準(zhǔn)格式提供。

在獲取期，CDAC的采樣節(jié)點(diǎn)104(也是圖1中的CDAC101的輸出104，但采樣結(jié)點(diǎn)與輸出不同)可以通過(guò)采樣開關(guān)108與預(yù)定電勢(shì)(如地，GND＝0)聯(lián)接。在采樣實(shí)例中，當(dāng)采樣開關(guān)108打開時(shí)(即當(dāng)采樣開關(guān)108被控制成基本不導(dǎo)電時(shí))，電荷部分可以基本在采樣點(diǎn)104上被隔離。通過(guò)在獲取期將模擬電壓信號(hào)VIN(t)聯(lián)接到至少一個(gè)CDAC的輸入端子103，在采樣實(shí)例中，在CDAC101上有效地采樣電壓信號(hào)VIN(t)的值VIN(被大致隔離的電荷部分是表示VIN的采樣值)。采樣開關(guān)108和一個(gè)或多個(gè)輸入開關(guān)109可以通過(guò)數(shù)字控制電路106控制。可以使用施加的邏輯信號(hào)CNV控制何時(shí)采樣模擬電壓信號(hào)VIN(t)和執(zhí)行采樣值VIN的A/D轉(zhuǎn)換。

在獲取期，可以通過(guò)對(duì)CDAC的輸入端子103的可選擇的子集施加模擬電壓信號(hào)VIN(t)，實(shí)現(xiàn)模擬信號(hào)值VIN的采樣的表示的可選的縮放(scaling)。這方面在美國(guó)專利8,130,133中予以描述，該美國(guó)專利8,130,133通過(guò)引用合并于此，用于描述這種現(xiàn)有技術(shù)的逐次逼近ACD的縮放、結(jié)構(gòu)和操作。