[發(fā)明專利]一種抗輻射帶隙基準電路的加固方法

在審

• 申請?zhí)枺?/td>: 201711137437.X
• 申請日: 2017-11-16
• 公開（公告）號: CN108037789A
• 公開（公告）日: 2018-05-15
• 發(fā)明（設計）人: 徐子軒;李博;趙博華;劉海南;羅家俊
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本申請?zhí)峁┑囊环N抗輻射帶隙基準電路的加固方法，所述方法包括：生成第一帶隙基準電壓，所述第一帶隙基準電壓為具有基極漏電流變化分量的帶隙基準電壓；消除所述基極漏電流變化分量，并引入第一三極管發(fā)射極與基極電壓差分量；還原所述第一三極管發(fā)射極與基極的電壓差值；將所述第一三極管產生的發(fā)射極與基極的電壓差分量引入帶隙產生電路產生第二帶隙基準電壓，其中，所述第二帶隙基準電壓為消除所述基極漏電流變化分量的帶隙基準電壓。解決了現有技術中在標準工藝上實現的未進行特殊加固設計的帶隙基準電路受總劑量輻射影響仍然很大的技術問題，達到了能夠方便的運用于各種優(yōu)化的器件工藝中進一步提升抗輻射的技術效果。

技術領域

本發(fā)明涉及電子技術領域，特別涉及一種抗輻射帶隙基準電路的加固方法。

背景技術

近年來，在輻射環(huán)境中工作的高能物理實驗電路，其中抗輻射加固能力對裝備的可靠性也起著至關重要的作用。

互補型金屬氧化物半導體(CMOS)工藝已經進入到了納米時代，基于標準CMOS納米工藝并結合一些特殊設計技術實現的ASIC電路表現出了較好的抗總劑量和單粒子鎖定特性。

但本申請發(fā)明人在實現本申請實施例中發(fā)明技術方案的過程中，發(fā)現上述技術至少存在如下技術問題：

現有技術中在標準工藝上實現的未進行特殊加固設計的帶隙基準電路受總劑量輻射影響仍然很大。

發(fā)明內容

本申請實施例通過提供一種抗輻射帶隙基準電路的加固方法，解決了現有技術中在標準工藝上實現的未進行特殊加固設計的帶隙基準電路受總劑量輻射影響仍然很大的技術問題，達到了通過削弱基極電流的影響，降低總劑量輻射影響，從而對帶隙基準電路加固的技術效果。

鑒于上述問題，提出了本申請實施例以便提供一種抗輻射帶隙基準電路的加固方法。

本申請實施例提供了一種抗輻射帶隙基準電路的加固方法，應用于互補金屬氧化物半導體工藝，所述方法包括：生成第一帶隙基準電壓，所述第一帶隙基準電壓為具有基極漏電流變化分量的帶隙基準電壓；消除所述基極漏電流變化分量，并引入第一三極管發(fā)射極與基極電壓差分量；還原所述第一三極管發(fā)射極與基極的電壓差值；將所述第一三極管產生的發(fā)射極與基極的電壓差分量引入帶隙產生電路產生第二帶隙基準電壓，其中，所述第二帶隙基準電壓為消除所述基極漏電流變化分量的帶隙基準電壓。

優(yōu)選的，所述消除所述基極漏電流變化分量，并引入第一三極管發(fā)射極與基極電壓差分量，具體包括：獲得第一電路，所述第一電路為產生所述第一帶隙基準電壓的原始電路；獲得第二電路，所述第二電路為產生第一三極管發(fā)射極與基極電壓差分量的電路，其中，所述第二電路位于所述第一電路中；消除第三電路，所述第三電路為產生基極漏電流變化分量的電路，其中，所述第三電路位于所述第二電路中；獲得第四電路，所述第四電路為消除所述基極漏電流變化分量后，所述第一三極管發(fā)射極與基極電壓差分量的電路；將所述第四電路重新引入所述第一電路。

優(yōu)選的，所述方法還包括：通過設置第一增益放大器，獲得所述第一電路；通過設置第二增益放大器，獲得所述第二電路。

優(yōu)選的，所述方法還包括：通過設置同相放大器，將所述第四電路重新引入所述第一電路。

優(yōu)選的，所述第一增益放大器和所述第二增益放大器的帶寬分別大于等于所述第一電路的帶寬指標。

優(yōu)選的，所述同相放大器帶寬大于等于所述第一電路的帶寬指標。

本申請實施例中提供的一個或多個技術方案，至少具有如下技術效果或優(yōu)點：