[發明專利]干擾脈沖過濾方法

有效

• 申請號: 201711133951.6
• 申請日: 2017-11-16
• 公開（公告）號: CN107809224B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 劉建華;凌云;曾紅兵;肖會芹
• 申請（專利權）人: 湖南工業大學
• 主分類號: H03K5/1252
• 分類號: H03K5/1252
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種干擾脈沖過濾方法，在采樣時鐘脈沖邊沿對輸入脈沖采樣得到N位序列數據，由ROM存儲器對N位序列數據中“1”的個數是否小于等于抗干擾閾值M以及N位序列數據中“1”的個數是否大于等于N?M進行判別，產生控制輸出脈沖的信號并控制輸出脈沖的置1或者置0。所述方法能夠濾除連續的正脈沖干擾或者是連續的負脈沖干擾；濾除脈沖干擾的效果能夠通過改變N位序列數據的位數，或者是改變抗干擾閾值M的大小進行調節；所述方法能夠應用在數字信號電路中需要過濾窄脈沖干擾信號的場合。

技術領域

本發明涉及脈沖電路信號處理領域，尤其是一種干擾脈沖過濾方法。

背景技術

在數字信號電路中，經常需要對脈沖信號中的干擾脈沖進行過濾，例如，濾除單個或者連續的窄干擾脈沖，過濾機械開關的抖動脈沖，等等。目前常用的方法的采用濾波電路進行濾波，或者是用MCU采樣后進行算法處理。采用濾波電路過濾，當需要過濾的窄脈沖頻率較高時，濾波電路存在直流記憶效應，前面的窄脈沖會影響后面窄脈沖的過濾。用MCU采樣后進行算法處理時，除占用MCU的處理時間外，MCU本身也容易受到各種干擾影響，從而對窄脈沖的過濾造成影響。

發明內容

為了解決現有數字脈沖信號處理中對窄干擾脈沖過濾所存在的問題，本發明提供了一種干擾脈沖過濾方法，包括：

在采樣時鐘脈沖邊沿對輸入脈沖采樣得到N位序列數據，所述N為大于等于2的整數，所述N位序列數據為輸入脈沖的最近N次采樣值；所述N位序列數據為N位二進制數據；由ROM存儲器對N位序列數據中“1”的個數是否大于等于N-M(N減去M)以及N位序列數據中“1”的個數是否小于等于M進行判別，并產生控制輸出脈沖電平狀態的信號去控制輸出脈沖的電平狀態；所述M為抗干擾閾值。

所述抗干擾閾值M為大于等于0且小于N/2(N除以2)的整數。所述抗干擾閾值M為二進制數據。

所述ROM存儲器的地址輸入由N位序列數據和抗干擾閾值M二部分組成；ROM存儲器產生的控制輸出脈沖電平狀態的信號為第一置位信號和第二置位信號，由第一置位信號和第二置位信號控制輸出脈沖的電平狀態；第一置位信號和第二置位信號從ROM存儲器的二位數據端分別輸出。當N位序列數據中“1”的個數大于等于N-M時，第一置位信號有效，否則無效；當N位序列數據中“1”的個數小于等于M時，第二置位信號有效，否則無效。

設第一置位信號和第二置位信號均高電平有效且分別由ROM存儲器的數據輸出端D1和D0輸出，則所述ROM存儲器中存儲單元內容D1和D0的確定方法是，

①根據存儲單元地址中的抗干擾閾值M部分的數值確定M；

②根據存儲單元地址中的N位序列數據部分的數值確定N位序列數據中“1”的個數；

③當N位序列數據中“1”的個數大于等于N-M時，D1＝1，否則，D1＝0；當N位序列數據中“1”的個數小于等于M時，D0＝1，否則，D0＝0。

設第一置位信號和第二置位信號均低電平有效且分別由ROM存儲器的數據輸出端D1和D0輸出，則所述ROM存儲器中存儲單元內容D1和D0的確定方法是，

⑴根據存儲單元地址中的抗干擾閾值M部分的數值確定M；

⑵根據存儲單元地址中的N位序列數據部分的數值確定N位序列數據中“1”的個數；

⑶當N位序列數據中“1”的個數大于等于N-M時，D1＝0，否則，D1＝1；當N位序列數據中“1”的個數小于等于M時，D0＝0，否則，D0＝1。