[發明專利]一種高速差分信號端口阻抗與傳輸線阻抗一致性控制方法

在審

• 申請號: 201711131835.0
• 申請日: 2017-11-15
• 公開（公告）號: CN107729280A
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 宋逸駿;杜澤岳;浦振宇;戴海云;肖鑫
• 申請（專利權）人: 無錫軍安電子科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 孟金喆

技術領域

本發明涉及高速串行通道阻抗一致性控制技術領域，尤其涉及一種高速差分信號端口阻抗與傳輸線阻抗一致性控制方法。

背景技術

隨著系統信號速率往更高的發展，高速串行通道如PCIe、SRIO、SATA等信號，因為上升/下降時間極短，而這些高速差分信號接收端通常利用連接器或SMA等連接到其他控制器，且根據相關協議原理，收發兩端會串接AC耦合電容，所以連接器或SMA等過孔寄生效應以及AC耦合電容參考回流路徑會影響差分信號端口阻抗，高速差分信號端口阻抗與傳輸線阻抗不一致，導致接收端時域眼圖存在過沖/下沖、抖動、時序偏移、誤碼等信號完整性問題。其中，PCIe(Peripheral Component Interconnect Express)是一種高速串行計算機標準；SRIO(Serial Rapid I/O)：串行Rapid I/O，是針對高性能嵌入式系統芯片間和板間互連設計執行的總線標準；SATA(Serial Advanced Technology Attachment)：串行高級技術附件，是一種基于行業標準的串行硬件驅動器接口；SMA(Small A Type)：是一種典型的微波高頻連接器。

發明內容

本發明的目的在于通過一種高速差分信號端口阻抗與傳輸線阻抗一致性控制方法，來解決以上背景技術部分提到的問題。

為達此目的，本發明采用以下技術方案：

一種高速差分信號端口阻抗與傳輸線阻抗一致性控制方法，該方法包括如下步驟：

S101、設置反焊盤直徑的逐次遞增量；

S102、根據所述反焊盤直徑的逐次遞增量，逐次遞增反焊盤直徑；

S103、測試高速差分信號端口阻抗與傳輸線阻抗的一致性是否達到設定值。

特別地，所述步驟S103之后還包括：

S104、若步驟S103中測試結果為高速差分信號端口阻抗與傳輸線阻抗的一致性未達設定值，則設定過孔焊盤直徑的遞減區間；

S105、根據所述過孔焊盤直徑的遞減區間，遞減過孔焊盤的直徑；

S106、測試高速差分信號端口阻抗與傳輸線阻抗的一致性是否達到設定值。

特別地，所述步驟S106之后還包括：

S107、若步驟S106中測試結果為高速差分信號端口阻抗與傳輸線阻抗的一致性未達設定值，則設定過孔孔徑的遞增區間；

S108、根據所述過孔孔徑的遞增區間，遞增過孔孔徑；

S109、測試高速差分信號端口阻抗與傳輸線阻抗的一致性是否達到設定值。

特別地，所述步驟S109之后還包括：

S110、若步驟S109中測試結果為高速差分信號端口阻抗與傳輸線阻抗的一致性未達設定值，則在PCB工藝中選擇保留或去除非功能焊盤(Non-functional Pad，NFP)；

S111、根據步驟S110的選擇結果，測試高速差分信號端口阻抗與傳輸線阻抗的一致性是否達到設定值。

特別地，所述步驟S111之后還包括：

S112、若步驟S111中測試結果為高速差分信號端口阻抗與傳輸線阻抗的一致性未達設定值，則設定AC耦合電容Pad次表面掏空面積的遞增區間；

S113、根據所述AC耦合電容Pad次表面掏空面積的遞增區間，遞增AC耦合電容Pad的掏空面積；

S114、測試高速差分信號端口阻抗與傳輸線阻抗的一致性是否達到設定值。

特別地，所述步驟S101中反焊盤直徑的逐次遞增量為2mil。

特別地，所述步驟S104中過孔焊盤直徑的遞減區間為20mil→10mil→5mil。

特別地，所述步驟S107中過孔孔徑的遞增區間為4mil→8mil→16mil。

特別地，所述步驟S112中AC耦合電容Pad次表面掏空面積遞增區間為：掏空面積長從0→100mil，掏空面積寬從0→100mil。

特別地，所述步驟S113中AC耦合電容Pad次表面掏空面積遞增后的規格為：掏空面積的長度與電容長度相等，掏空面積的寬度比兩個電容并排后的寬度再寬0-10mil。