[發(fā)明專(zhuān)利]用于高速雙極工藝的深槽與PN結(jié)混合隔離結(jié)構(gòu)的制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 201711124872.9 | 申請(qǐng)日: | 2017-11-14 |
| 公開(kāi)(公告)號(hào): | CN107731734B | 公開(kāi)(公告)日: | 2020-03-31 |
| 發(fā)明(設(shè)計(jì))人: | 張培健;陳文鎖;易前寧;梁柳洪;冉明 | 申請(qǐng)(專(zhuān)利權(quán))人: | 中國(guó)電子科技集團(tuán)公司第二十四研究所 |
| 主分類(lèi)號(hào): | H01L21/762 | 分類(lèi)號(hào): | H01L21/762 |
| 代理公司: | 上海光華專(zhuān)利事務(wù)所(普通合伙) 31219 | 代理人: | 尹麗云 |
| 地址: | 400060 *** | 國(guó)省代碼: | 重慶;50 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 高速 工藝 pn 混合 隔離 結(jié)構(gòu) 制造 方法 | ||
本發(fā)明提供一種用于雙極工藝的深槽與PN結(jié)混合隔離結(jié)構(gòu)的制造方法,包括:在基底硅片上設(shè)置掩膜;在所述掩膜上設(shè)置貫穿掩膜的蝕刻窗口,并通過(guò)對(duì)蝕刻窗口對(duì)其下層的基底硅片進(jìn)行蝕刻,形成深槽;注入與體硅摻雜類(lèi)型相反的雜質(zhì)形成槽底隔離PN結(jié);剝離所述掩膜,并在體硅表面以及深槽內(nèi)部制備ONO復(fù)合薄膜;淀積多晶硅將所述深槽填滿;去除所述深槽外ONO薄膜頂層的氧化硅,利用剩余的氮化硅?氧化硅結(jié)構(gòu)形成有源區(qū);本發(fā)明中深槽內(nèi)壁的ONO結(jié)構(gòu)巧妙的平衡了槽內(nèi)應(yīng)力,同時(shí)氮化硅/氧化層結(jié)構(gòu)在后續(xù)工藝中充當(dāng)了有源區(qū)氧化的掩蔽層,避免了在有源區(qū)制作時(shí)額外的掩蔽層制作工藝步驟,有效減小了工藝的制作成本,并提升了隔離效果。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體模擬集成電路制造領(lǐng)域,尤其涉及一種用于高速雙極工藝的深槽與PN結(jié)混合隔離結(jié)構(gòu)的制造方法。
背景技術(shù)
在半導(dǎo)體內(nèi),多數(shù)載流子和少數(shù)載流子兩種極性的載流子(空穴和電子)都參與有源元件的導(dǎo)電,如通常的NPN或PNP雙極型晶體管。以這類(lèi)晶體管為基礎(chǔ)的單片集成電路,稱為雙極型集成電路,雙極型集成電路速度快,廣泛地應(yīng)用于模擬集成電路和數(shù)字集成電路。雙極型集成電路中各元件之間需要進(jìn)行電隔離。
其中,深槽隔離工藝具有顯著的優(yōu)點(diǎn):1、減少了器件面積,提高了集成度;2、減小了集電極電容;3、增大了雙極晶體管集電極之間的擊穿電壓。因此在集成電路制造領(lǐng)域,深槽隔離得到越來(lái)越多的應(yīng)用。
目前,通常深槽隔離結(jié)構(gòu)中采用多晶硅進(jìn)行填充,由于半導(dǎo)體工藝中的諸多高溫?zé)徇^(guò)程,硅片應(yīng)力在工藝過(guò)程中將發(fā)生較大變化從而降低器件性能,并對(duì)后續(xù)工藝流程造成影響。
另一方面,在高速、高精度模擬集成電路應(yīng)用領(lǐng)域,器件之間需要低的漏電流。現(xiàn)有技術(shù)通常采用全介質(zhì)深槽隔離實(shí)現(xiàn)高隔離效果,然而全介質(zhì)隔離會(huì)存在兩個(gè)方面的主要問(wèn)題,一是全介質(zhì)隔離工藝成本高昂;二是全介質(zhì)隔離工藝成品率相較于常規(guī)硅工藝較低。而PN結(jié)隔離作為最常用的隔離方法存在隔離漏電流偏大的缺點(diǎn)不能完全滿足設(shè)計(jì)要求,因此,亟需一種新的技術(shù)手段,能夠解決上述技術(shù)問(wèn)題。
發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn),本發(fā)明提供一種用于高速雙極工藝的深槽與PN結(jié)混合隔離結(jié)構(gòu)的制造方法,以解決上述技術(shù)問(wèn)題。
本發(fā)明提供的用于高速雙極工藝的深槽與PN結(jié)混合隔離結(jié)構(gòu)的制造方法,包括:
在基底硅片上設(shè)置掩膜;
在所述掩膜上設(shè)置貫穿掩膜的蝕刻窗口,并通過(guò)對(duì)蝕刻窗口對(duì)其下層的基底硅片進(jìn)行蝕刻,形成深槽;
注入與體硅摻雜類(lèi)型相反的雜質(zhì)形成槽底隔離PN結(jié);
剝離所述掩膜,并在體硅表面以及深槽內(nèi)部制備ONO復(fù)合薄膜;
淀積多晶硅將所述深槽填滿;
去除所述深槽外ONO薄膜頂層的氧化硅,利用剩余的氮化硅-氧化硅結(jié)構(gòu)形成有源區(qū)。
進(jìn)一步,其特征在于,所述通過(guò)對(duì)蝕刻窗口對(duì)其下層的基底硅片進(jìn)行蝕刻,形成深槽包括:
通過(guò)蝕刻窗口對(duì)其下層的基底硅片進(jìn)行蝕刻,形成截面為倒梯形結(jié)構(gòu)的淺槽;
沿所述淺槽的底面垂直向下繼續(xù)蝕刻,形成深槽。
進(jìn)一步,淀積多晶硅將所述深槽填滿后,對(duì)深槽頂部的多晶硅進(jìn)行回刻,去除深槽外部多余的多晶硅。
進(jìn)一步,所述掩膜為氧化硅掩膜層,通過(guò)光刻工藝,利用光刻膠在所述氧化硅掩膜層上形成光刻膠窗口,并通過(guò)所述光刻膠窗口對(duì)氧化硅掩膜層進(jìn)行蝕刻,獲取所述蝕刻窗口。
進(jìn)一步,所述ONO復(fù)合薄膜包括底層氧化層、中層氮化硅層和頂層氧化硅層,所述底層氧化硅層的厚度為800埃~1200埃,中層氮化硅層的厚度為200埃~400埃,頂層氧化硅層的厚度為800埃~1200埃。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于中國(guó)電子科技集團(tuán)公司第二十四研究所,未經(jīng)中國(guó)電子科技集團(tuán)公司第二十四研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711124872.9/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件;其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





