[發明專利]一種覆蓋納米柱勢壘的GaN晶體管及其制備方法

有效

• 申請號: 201711122190.4
• 申請日: 2017-11-14
• 公開（公告）號: CN107978628B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 房育濤;葉念慈
• 申請（專利權）人: 廈門市三安集成電路有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/778;H01L21/335;B82Y30/00;B82Y40/00
• 代理公司: 廈門市首創君合專利事務所有限公司 35204
• 代理人: 張松亭;陳淑嫻

本發明公開了一種覆蓋納米柱勢壘的GaN晶體管及其制備方法，所述晶體管的勢壘層表面分布有Al_xGa_1?xN合金納米柱，且納米柱與勢壘層中的螺位錯一一對應。本發明通過控制Al_xGa_1?xN勢壘生長過程中的TMGa流量和V/III比例不僅可以避免螺位錯終止處V型缺陷形成而且可以在螺位錯終止處形成1?3nm的Al_xGa_1?xN合金納米柱。由于合金納米柱填充了勢壘表面螺位錯終止處的V型缺陷，增加了螺位錯終止處的有效勢壘厚度，從而有效抑制柵漏電流和改善晶體管的耐壓特性。

技術領域

本發明涉及半導體材料生長和半導體器件制作，特別是涉及一種覆蓋納米柱的GaN基晶體管及其勢壘生長方法。

背景技術

氮化鎵基高電子遷移率晶體管(HEMT)是由Al_xGa_1-xN和GaN形成異質結，Al_xGa_1-xN/GaN異質結的界面自發極化和壓電極化不連續性形成剩余極化電荷從而在界面形成高濃度的二維電子氣。高質量的Al_xGa_1-xN勢壘層的生長技術是氮化鎵基晶體管的關鍵外延技術之一。GaN基HEMT具有二維電子氣(2DEG)濃度高，遷移率高，擊穿電場強等優點被廣泛用于高頻和高壓微波器件。

目前高質量大尺寸的GaN襯底獲得十分困難而且價格非常昂貴，因此GaN外延材料的生長一般都是通過在碳化硅，藍寶石以及硅襯底上的異質外延實現。由于晶格失配的存在GaN異質外延材料中存在大量的穿透位錯(10⁶-10⁹/cm²)而這些位錯缺陷也影響著氮化鎵晶體管的電學特性以及器件可靠性。異質外延生長的氮化鎵材料中的穿透位錯有刃位錯，部分位錯和螺位錯三種，其中螺位錯器件電學特性的影響最大。螺位錯通常會在勢壘表面形成V型缺陷減小勢壘有效厚度同時螺位錯的中心通常存在大量缺陷空位會在柵電極下形成漏電通道和高壓下電擊穿通道。

為了減小螺位錯缺陷對器件性能影響，一般是通過生長在晶格失配較小的SiC襯底、使用復雜的緩沖層結構以及采用側向外延生長方法過濾穿透位錯減小勢壘層的螺位錯密度等方法，上述方法成本高、工藝復雜且可控性較差。

發明內容

本發明的目的在于克服現有技術之不足，提供一種通過優化勢壘生長條件使勢壘覆蓋納米柱的晶體管及其制備方法。

本發明解決其技術問題所采用的技術方案是：

一種覆蓋納米柱勢壘的GaN晶體管，所述晶體管由下至上包括襯底、緩沖層、溝道層及覆蓋納米柱的勢壘層，勢壘層上設置有源極、漏極及柵極，且柵極位于源極和漏極之間；所述溝道層由GaN異質外延生長形成，所述勢壘層由Al_xGa_1-xN異質外延生長形成，且勢壘層表面分布有Al_xGa_1-xN合金納米柱，其中0x1；所述納米柱與勢壘層中的螺位錯一一對應。

可選的，所述納米柱的高度為1-3nm。

可選的，所述納米柱的密度為10⁶個/cm²-10⁹個/cm²。

可選的，所述Al_xGa_1-xN勢壘層的Al組分為15％-22％。

可選的，所述源極、漏極及柵極由金屬制成且源極和漏極與勢壘層形成歐姆接觸，柵極與勢壘層形成肖特基接觸。

一種上述覆蓋納米柱勢壘的GaN晶體管的制備方法包括以下步驟：

(1)于一襯底上形成緩沖層；

(2)于所述緩沖層上異質外延生長GaN溝道層；