[發明專利]一種提高離子注入層抗前層反射的OPC修正方法

有效

• 申請號: 201711100020.6
• 申請日: 2017-11-09
• 公開（公告）號: CN107799405B
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 汪悅;張月雨;于世瑞
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;G03F7/20
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提出一種提高離子注入層抗前層反射的OPC修正方法，包括下列步驟：在OPC程序中對原始設計版圖進行基于規則的OPC修正處理；選出離子注入層光刻膠覆蓋區域尺寸小于第一設定尺寸的邊，根據該邊到離子注入層光刻膠打開區域距離為第二設定尺寸的區域為OPC待優化區域；當所述OPC待優化區域前層為淺溝槽隔離區域，則該邊往離子注入層打開區域移動；當所述OPC待優化區域有多晶硅層，則在離該邊一定閾值內的多晶硅層圖形上添加輔助圖形。本發明提出一種提高離子注入層抗前層反射的OPC修正方法，以減少前層反射對離子注入層光阻的影響，降低離子注入層光阻受前層反射而收縮甚至剝落的風險。

技術領域

本發明涉及半導體集成電路制造領域，且特別涉及一種提高離子注入層抗前層反射的OPC修正方法。

背景技術

在半導體制造過程中，離子注入是一項非常重要的技術，其利用離子注入機實現半導體摻雜，將特定的雜質原子以離子加速的方式注入硅半導體晶體管內改變其導電特性并最終形成晶體管結構。

離子注入是作為一種半導體材料的摻雜技術發展起來的，由于具有低溫摻雜、精確的劑量控制、掩蔽容易、均勻性好等特點，使得經其摻雜所制成的半導體器件和集成電路具有速度快、功耗低、穩定性好、成品率高等特點。尤其在目前的大規模、超大規模集成電路工藝中，由于離子注入層是極薄的，同時，離子束的直進性保證注入的離子幾乎是垂直地向內摻雜，橫向擴散極其微小，這樣就能使電路的線條更加纖細，線條間距進一步縮短，從而大大提高集成度。此外，離子注入技術的高精度和高均勻性，可以大幅度提高集成電路的成品率。隨著工藝上和理論上的日益完善，離子注入已經成為半導體器件和集成電路生產的關鍵工藝之一。

而隨著半導體工藝技術的不斷發展，離子注入層的特征尺寸越來越小，而由于離子注入層在曝光過程中會受到的反射作用，會導致光阻收縮甚至剝落，從而影響前層離子注入。現有技術在解決這種問題時，可以通過增加底部抗反射涂層(BARC,Bottom Anti-Reflective Coating)來降低前層反射的影響，但會導致成本增加且會大大提高工藝難度；同時由于版圖的復雜性，常規的尺寸補償也無法有效解決前層反射導致的光阻收縮甚至剝落的風險。針對這一問題，為降低淺溝槽隔離區域及多晶硅層對離子注入層光阻的反射影響，本發明提出一種提高離子注入層抗前層反射的OPC修正方法。

發明內容

本發明提出一種提高離子注入層抗前層反射的OPC修正方法，以減少前層反射對離子注入層光阻的影響，降低離子注入層光阻受前層反射而收縮甚至剝落的風險。

為了達到上述目的，本發明提出一種提高離子注入層抗前層反射的OPC修正方法，包括下列步驟：

在OPC程序中對原始設計版圖進行基于規則的OPC修正處理；

選出離子注入層光刻膠覆蓋區域尺寸小于第一設定尺寸的邊，根據該邊到離子注入層光刻膠打開區域距離為第二設定尺寸的區域為OPC待優化區域；

當所述OPC待優化區域前層為淺溝槽隔離區域，則該邊往離子注入層打開區域移動；

當所述OPC待優化區域有多晶硅層，則在離該邊一定閾值內的多晶硅層圖形上添加輔助圖形。

進一步的，所述離子注入層邊的選擇為光刻膠線寬尺寸的第一設定尺寸W＝500nm。

進一步的，所述離子注入層OPC待優化區域的第二設定尺寸D為1000nm。

進一步的，所述離子注入層邊在淺溝槽隔離區域的移動距離為0-400nm。

進一步的，所述離子注入層添加輔助圖形的寬度為40-100nm，輔助圖形到離子注入層邊的距離為50-200nm，輔助圖形間隔距離為50-150nm。