[發(fā)明專利]內(nèi)存保護方法及裝置

在審

• 申請?zhí)枺?/td>: 201711082644.X
• 申請日: 2017-11-06
• 公開（公告）號: CN109753822A
• 公開（公告）日: 2019-05-14
• 發(fā)明（設(shè)計）人: 汪家祥;吳亞坤;展少華;劉振娟
• 申請（專利權(quán)）人: 中天安泰（北京）信息技術(shù)有限公司
• 主分類號: G06F21/64
• 分類號: G06F21/64;G06F21/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種內(nèi)存保護方法，其特征在于，用于微處理器，包括：

判斷從內(nèi)存提取到的上行數(shù)據(jù)是否來自受保護的內(nèi)存區(qū)域；

若該上行數(shù)據(jù)來自受保護的內(nèi)存區(qū)域，則對該上行數(shù)據(jù)賦予禁寫標(biāo)記；其中，所述禁寫標(biāo)記用于指示該上行數(shù)據(jù)禁止被修改；

將攜帶有所述禁寫標(biāo)記的所述上行數(shù)據(jù)寫入高速緩存Cache。

2.根據(jù)權(quán)利要求1所述的內(nèi)存保護方法，其特征在于，所述判斷從內(nèi)存提取到的上行數(shù)據(jù)是否來自受保護的內(nèi)存區(qū)域，具體包括：

將該上行數(shù)據(jù)在內(nèi)存中的源地址與預(yù)先配置的審核表中受保護的內(nèi)存地址進行比對；

若比對到一致的內(nèi)存地址，則判定該上行數(shù)據(jù)來自受保護的內(nèi)存區(qū)域。

3.根據(jù)權(quán)利要求2所述的內(nèi)存保護方法，其特征在于，所述審核表存放在片內(nèi)緩沖區(qū)Buffer中。

4.根據(jù)權(quán)利要求1所述的內(nèi)存保護方法，其特征在于，所述Cache中的每個條目被配置具有擴展標(biāo)志位；所述擴展標(biāo)志位用于存放所述禁寫標(biāo)記；其中，所述禁寫標(biāo)記具體用于指示具有禁寫標(biāo)記的Cache條目位置處禁止被寫回。

5.根據(jù)權(quán)利要求1所述的內(nèi)存保護方法，其特征在于，在所述將攜帶有所述禁寫標(biāo)記的所述上行數(shù)據(jù)寫入高速緩存Cache之后，還包括：

檢測處理器核心寫回的目標(biāo)Cache條目是否具有禁寫標(biāo)記；

若檢測存在所述禁寫標(biāo)記，則禁止該Cache條目被處理器核心寫回。

6.一種微處理器，其特征在于，包括：

判斷模塊，用于判斷從內(nèi)存提取到的上行數(shù)據(jù)是否來自受保護的內(nèi)存區(qū)域；

標(biāo)記模塊，用于若該上行數(shù)據(jù)來自受保護的內(nèi)存區(qū)域，則對該上行數(shù)據(jù)賦予禁寫標(biāo)記；其中，所述禁寫標(biāo)記用于指示該上行數(shù)據(jù)禁止被修改；

寫入模塊，用于將攜帶有所述禁寫標(biāo)記的所述上行數(shù)據(jù)寫入高速緩存Cache。

7.根據(jù)權(quán)利要求6所述的微處理器，其特征在于，所述判斷模塊具體用于將該上行數(shù)據(jù)在內(nèi)存中的源地址與預(yù)先配置的審核表中受保護的內(nèi)存地址進行比對；

若比對到一致的內(nèi)存地址，則判定該上行數(shù)據(jù)來自受保護的內(nèi)存區(qū)域。

8.根據(jù)權(quán)利要求7所述的微處理器，其特征在于，所述審核表為所述Cache中部分存儲區(qū)域。

9.根據(jù)權(quán)利要求6所述的微處理器，其特征在于，所述Cache中的每個條目被配置具有擴展標(biāo)志位；所述擴展標(biāo)志位用于存放所述禁寫標(biāo)記；其中，所述禁寫標(biāo)記具體用于指示具有禁寫標(biāo)記的Cache條目位置處禁止被寫回。

10.根據(jù)權(quán)利要求6所述的微處理器，其特征在于，還包括：

檢測模塊，用于檢測處理器核心寫回的目標(biāo)Cache條目是否具有禁寫標(biāo)記；

禁寫模塊，用于若檢測存在所述禁寫標(biāo)記，則禁止該Cache條目被處理器核心寫回。

11.一種計算設(shè)備，其特征在于，該計算設(shè)備裝配有權(quán)利要求6-10任一項所述的微處理器。