[發(fā)明專利]溝槽的形成方法和淺溝槽隔離結(jié)構(gòu)的形成方法在審
| 申請?zhí)枺?/td> | 201711077967.X | 申請日: | 2017-11-06 |
| 公開(公告)號: | CN109755171A | 公開(公告)日: | 2019-05-14 |
| 發(fā)明(設(shè)計)人: | 尹卓 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海立群專利代理事務(wù)所(普通合伙) 31291 | 代理人: | 侯莉;毛立群 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 襯底 硬掩膜層 犧牲層 刻蝕 淺溝槽隔離結(jié)構(gòu) 邊緣區(qū)域 中央?yún)^(qū)域 電學(xué)性能 均一性 均一 開口 貫穿 | ||
一種溝槽的形成方法和淺溝槽隔離結(jié)構(gòu)的形成方法,該溝槽的形成方法包括:提供襯底;在所述襯底上形成硬掩膜層以及位于所述硬掩膜層之上的犧牲層,若干開口貫穿所述犧牲層和硬掩膜層;對所述襯底進(jìn)行刻蝕,以在所述襯底內(nèi)形成設(shè)定深度的溝槽,進(jìn)行所述刻蝕時,所述襯底與犧牲層的刻蝕速率相近。利用本發(fā)明的技術(shù)方案,能夠在襯底的中央?yún)^(qū)域、邊緣區(qū)域形成深度較為均一的溝槽,提高了中央?yún)^(qū)域、邊緣區(qū)域的器件電學(xué)性能的均一性。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,尤其涉及一種溝槽的形成方法和淺溝槽隔離結(jié)構(gòu)的形成方法。
背景技術(shù)
隨著半導(dǎo)體集成電路制造技術(shù)向高技術(shù)節(jié)點(diǎn)發(fā)展,半導(dǎo)體器件與器件之間的隔離技術(shù)也由原來的硅局部氧化隔離(Local Oxidation of Silicon,LOCOS)發(fā)展為淺溝槽隔離。淺溝槽隔離通過在半導(dǎo)體襯底內(nèi)形成溝槽,并向溝槽中填充絕緣材料的工藝形成。
其中,現(xiàn)有一種用于形成所述溝槽的方法包括:如圖1所示,提供襯底1,在襯底1上形成氮化硅層2以及位于氮化硅層2上的圖形化光刻膠層3,圖形化光刻膠層3具有用于定義溝槽位置的窗口(未標(biāo)識);以圖形化光刻膠層3為掩膜,對氮化硅層2以及襯底1進(jìn)行刻蝕,以在襯底1內(nèi)形成若干溝槽T,相鄰兩個溝槽T之間的間距w為有源區(qū)的特征尺寸。
然而,進(jìn)行檢測發(fā)現(xiàn),襯底1的中央?yún)^(qū)域10內(nèi)的溝槽T深度與襯底1的邊緣區(qū)域11內(nèi)的溝槽T深度并不一致,即兩者存在深度差h。另外,中央?yún)^(qū)域10與邊緣區(qū)域11的有源區(qū)特征尺寸w也并不一致,導(dǎo)致中央?yún)^(qū)域10與邊緣區(qū)域11的器件電學(xué)性能存在差異。需說明的是,為了減小圖幅,在圖中,中央?yún)^(qū)域10和邊緣區(qū)域11用斷開線(圖中顯示為單點(diǎn)劃線)隔開。
發(fā)明內(nèi)容
現(xiàn)有襯底的中央?yún)^(qū)域與邊緣區(qū)域的溝槽深度不一致,導(dǎo)致中央?yún)^(qū)域與邊緣區(qū)域的器件電學(xué)性能存在差異。
為了解決上述問題,本發(fā)明的一個實(shí)施例提供了一種溝槽的形成方法,其包括:提供襯底;在所述襯底上形成硬掩膜層以及位于所述硬掩膜層之上的犧牲層,若干開口貫穿所述犧牲層和硬掩膜層;對所述襯底進(jìn)行刻蝕,以在所述襯底內(nèi)形成設(shè)定深度的溝槽,進(jìn)行所述刻蝕時,所述襯底與犧牲層的刻蝕速率相近。
可選地,當(dāng)達(dá)到所述犧牲層的蝕刻終點(diǎn)時,停止所述刻蝕步驟。
可選地,所述襯底與犧牲層之間的刻蝕選擇比為0.8至1.2。
可選地,所述襯底為硅襯底,所述犧牲層為多晶硅。
可選地,所述刻蝕步驟所采用的源功率為150W~1500W、偏置功率為100W~800W。
可選地,所述硬掩膜層為氮化硅層。
可選地,還包括:在所述襯底上形成緩沖層,所述硬掩膜層覆蓋于所述緩沖層之上,所述開口露出所述緩沖層。
可選地,所述緩沖層為氧化硅層。
可選地,具有所述開口的犧牲層和硬掩膜層的形成方法包括:
在所述襯底上形成硬掩膜材料層和位于所述硬掩膜材料層上的犧牲材料層;
在所述犧牲材料層上形成圖形化光刻膠層;
以所述圖形化光刻膠層為掩膜進(jìn)行刻蝕,以形成所述開口;
對所述襯底進(jìn)行刻蝕之前,去除所述圖形化光刻膠層。
可選地,以所述圖形化光刻膠層為掩膜進(jìn)行刻蝕的步驟包括:
對所述犧牲材料層、硬掩膜材料層進(jìn)行主刻蝕;
對所述硬掩膜材料層進(jìn)行過刻蝕,直至去除殘留的所述硬掩膜材料層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711077967.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





