[發(fā)明專利]單向?qū)ㄑb置

有效

• 申請?zhí)枺?/td>: 201711070743.6
• 申請日: 2017-11-03
• 公開（公告）號: CN109756213B
• 公開（公告）日: 2023-03-10
• 發(fā)明（設(shè)計）人: 冷中明
• 申請（專利權(quán)）人: 尼克森微電子股份有限公司
• 主分類號: H03K17/567
• 分類號: H03K17/567
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李昕巍;章侃銥

1.一種單向?qū)ㄑb置，具有一輸入端與一輸出端，其特征在于，包括：

一第一晶體管，所述第一晶體管的第一端耦接于所述輸入端，且所述第一晶體管的第二端耦接于所述輸出端；以及

一驅(qū)動電路，包括：

一第一電路，包括一第一導(dǎo)通單元與一第一電阻，其中所述第一導(dǎo)通單元耦接于所述輸入端與所述第一電阻的一端之間，且所述第一電阻的另一端耦接一參考電壓；

一第二電路，包括一第二導(dǎo)通單元與一第二電阻，其中所述第二導(dǎo)通單元耦接于所述輸出端與所述第二電阻的一端之間，且所述第二電阻的另一端耦接所述參考電壓；以及

一檢測電路，耦接于所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點、所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點以及所述第一晶體管的第三端；

其中，所述驅(qū)動電路通過所述檢測電路檢測是否存在一電流由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點，以導(dǎo)通或關(guān)閉所述第一晶體管，進而控制所述單向?qū)ㄑb置的導(dǎo)通或關(guān)閉；

其中，一第四電阻耦接所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點以及所述第二導(dǎo)通單元之間。

2.如權(quán)利要求1所述的單向?qū)ㄑb置，其特征在于，所述第一晶體管為一PMOS晶體管，所述第一晶體管的第一端為漏極，所述第一晶體管的第二端為源極且所述第一晶體管的第三端為柵極，且所述驅(qū)動電路還包括一開關(guān)電阻，所述開關(guān)電阻耦接于所述第一晶體管的第二端與第三端之間；

其中，若所述驅(qū)動電路通過所述檢測電路檢測到由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點的所述電流，則所述驅(qū)動電路導(dǎo)通所述第一晶體管，使得所述單向?qū)ㄑb置導(dǎo)通；

若所述驅(qū)動電路通過所述檢測電路無法檢測到由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點的所述電流，則關(guān)閉所述第一晶體管，使得所述單向?qū)ㄑb置關(guān)閉。

3.如權(quán)利要求1所述的單向?qū)ㄑb置，其特征在于，所述第一晶體管為一NMOS晶體管，所述第一晶體管的第一端為源極，所述第一晶體管的第二端為漏極且所述第一晶體管的第三端為柵極；

若所述驅(qū)動電路通過所述檢測電路檢測到由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點的所述電流，則所述驅(qū)動電路導(dǎo)通所述第一晶體管，使得所述單向?qū)ㄑb置導(dǎo)通；

若所述驅(qū)動電路通過所述檢測電路無法檢測到由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點的所述電流，則關(guān)閉所述第一晶體管，使得所述單向?qū)ㄑb置關(guān)閉。

4.如權(quán)利要求1所述的單向?qū)ㄑb置，其特征在于，所述檢測電路包括：

一第三導(dǎo)通單元，耦接于所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點以及所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點之間；

一第二晶體管，所述第二晶體管的第一端與第二端跨接于所述第三導(dǎo)通單元，且所述第二晶體管的第三端通過一第三電阻耦接所述參考電壓；以及

一第三晶體管，所述第三晶體管的第一端耦接于所述第一晶體管的第三端，所述第三晶體管的第二端耦接所述參考電壓，且所述第三晶體管的第三端耦接于所述第二晶體管的第三端與所述第三電阻之間；

其中所述第三導(dǎo)通單元為一二極管。

5.如權(quán)利要求4所述的單向?qū)ㄑb置，其特征在于，

所述第二晶體管為一PNP型BJT晶體管，所述第二晶體管的第一端為射極，所述第二晶體管的第二端為基極，且所述第二晶體管的第三端為集電極，所述第三晶體管為一NMOS晶體管，所述第三晶體管的第一端為漏極，所述第三晶體管的第二端為源極，且所述第三晶體管的第三端為柵極；

當(dāng)所述第三導(dǎo)通單元導(dǎo)通，使得所述電流由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點時，所述第二晶體管與所述第三晶體管導(dǎo)通，使得所述驅(qū)動電路導(dǎo)通所述第一晶體管；

當(dāng)所述第三導(dǎo)通單元關(guān)閉，沒有所述電流由所述第一導(dǎo)通單元與所述第一電阻之間的節(jié)點流向所述第二導(dǎo)通單元與所述第二電阻之間的節(jié)點時，所述第二晶體管與所述第三晶體管關(guān)閉，使得所述第一晶體管關(guān)閉。