[發明專利]半導體器件及其制造方法

有效

• 申請號: 201711058025.7
• 申請日: 2017-11-01
• 公開（公告）號: CN108109927B
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 錦澤篤志;團野忠敏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/48;H01L23/31;H01L23/14
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

本申請涉及半導體器件及其制造方法。為了提高半導體器件的可靠性，半導體器件包括半導體芯片、裸片焊盤、多個引線和密封部分。裸片焊盤和引線由主要包含銅的金屬材料制成。鍍層形成在裸片焊盤的頂表面上。鍍層由銀鍍層、金鍍層或鉑鍍層形成。半導體芯片經由接合材料安裝在裸片焊盤的頂表面上的鍍層上。鍍層被接合材料覆蓋以不與密封部分接觸。

相關申請的交叉引用

這里通過參考并入2016年11月25日提交的日本專利申請No.2016-229032的全部公開內容，包括說明書、附圖和摘要。

技術領域

本發明涉及半導體器件及其制造方法，例如可以適用于被封裝為包括安裝在芯片安裝部分上的半導體芯片的半導體器件及其制造方法。

背景技術

半導體封裝形式的半導體器件可以通過將半導體芯片安裝在裸片焊盤上、經由導線將半導體芯片的焊盤電極電耦合到引線并通過樹脂密封來制造。

日本未審查專利申請公開No.2014-179541描述了一種與半導體器件相關的技術，該半導體器件包括安裝在裸片焊盤上的SiC芯片并被封裝。日本未審查專利申請公開No.Hei 8(2011)-46116描述了一種與用于引線框架的粗糙化處理相關的技術。

發明內容

期望提高如下半導體器件的可靠性，該半導體器件包括安裝在芯片安裝部分上的半導體芯片并被封裝。

其他問題和新穎特征將從本說明書和附圖的描述中變得顯而易見。

根據實施例，一種半導體器件包括半導體芯片、芯片安裝部分、多個引線和密封體。芯片安裝部分和引線由主要包含銅的金屬材料制成。在芯片安裝部分的主表面上形成由銀鍍層、金鍍層或鉑鍍層形成的鍍層。半導體芯片經由第一接合材料安裝在芯片安裝部分的主表面上的鍍層上。鍍層被第一接合材料覆蓋以不與密封體接觸。

根據實施例，可以提高半導體器件的可靠性。

附圖說明

圖1是根據實施例的半導體器件的頂視圖。

圖2是根據實施例的半導體器件的底視圖。

圖3是根據實施例的半導體器件的透視平面圖。

圖4是根據實施例的半導體器件的透視平面圖。

圖5是根據實施例的半導體器件的透視平面圖。

圖6是根據實施例的半導體器件的透視平面圖。

圖7是根據實施例的半導體器件的橫截面圖。

圖8是根據實施例的半導體器件的部分放大透視平面圖。

圖9是表示根據實施例的半導體器件的制造工藝的工藝流程圖。

圖10是用于制造根據實施例的半導體器件的引線框架的平面圖。

圖11是圖10的引線框架的橫截面圖。

圖12是表示裸片接合工藝的平面圖。

圖13是表示裸片接合工藝的橫截面圖。

圖14是表示導線接合工藝的平面圖。

圖15是表示導線接合工藝的橫截面圖。

圖16是表示模制工藝的平面圖。

圖17是表示模制工藝的橫截面圖。

圖18是表示引線形成工藝的橫截面圖。

圖19是根據第一研究例子的半導體器件的橫截面圖。

圖20是根據第二研究例子的半導體器件的橫截面圖。