[發明專利]一種多重間距曝光圖案及其制備方法

有效

• 申請號: 201711049885.4
• 申請日: 2017-10-31
• 公開（公告）號: CN109727851B
• 公開（公告）日: 2021-03-12
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/306
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種多重間距曝光圖案及其制備方法，制備包括：提供一半導體基底，并于半導體基底上形成多晶硅層，且多晶硅層包括若干個多晶硅單元，多晶硅單元之間產生一間隙；對多晶硅單元的側面進行離子摻雜，使多晶硅單元顯露于間隙的側部形成為摻雜部，且多晶硅單元另具有在相鄰于摻雜部且未進行離子摻雜的本征部，其中，摻雜部的刻蝕速率遠小于本征部的刻蝕速率；以及采用特定刻蝕選擇比對本征部進行刻蝕，以去除本征部且保留摻雜部。通過上述方案，本發明提供的方法，有效的解決了現有的曝光顯影技術已達到物理極限的問題，可以得到線徑微縮的半導體圖案結構，工藝簡單，不易受外界影響，得到圖案的尺寸精確，易于控制。

技術領域

本發明屬于半導體制造技術領域，特別是涉及一種多重間距曝光圖案及其制備方法以及在半導體結構制備中采用雙重曝光圖案形成技術將徑線微縮的方法。

背景技術

隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸不斷縮小，對光刻工藝的挑戰也越來越大。隨著動態隨機存儲器(DRAM)的線徑縮小，瀑光顯影工藝(immersion)已達到其物理極限，EUV瀑光顯影工藝雖然可以實現線徑微縮，但是短期內不會被采用，這種光刻技術還有許多技術難點沒有解決，如設備費用昂貴等。

目前，在半導體制備工藝中，雙重曝光技術在傳統的光刻技術上通過連續曝光來實現小尺寸圖形的成像，從而引起越來越多研究者的興趣，藉由雙重曝光圖案形成技術(Double patterning–Pitch Double)將線徑微縮。

然而，目前的雙重曝光技術主要實現形式有光刻-蝕刻-光刻-刻蝕或者光刻-光刻-刻蝕等工藝，這些工藝大多需要復雜的步驟，其成本遠大于傳統曝光技術，有的需要進行光阻固化工藝等，受外界環境影響大，不易控制。

因此，如何提供一種涉及雙重曝光圖案形成技術的半導體結構制備方法，以解決現有技術中曝光顯影工藝已達到物理極限，以及圖案形成工藝復雜、不易控制等問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種多重間距曝光圖案及其制備方法，用于解決現有技術中曝光顯影工藝已達到物理極限以及圖案形成工藝復雜、不易控制等問題。

為實現上述目的及其他相關目的，本發明提供一種多重間距曝光圖案的制備方法，包括步驟：

1)提供一半導體基底，并于所述半導體基底上形成多晶硅層，且所述多晶硅層包括若干個多晶硅單元，所述多晶硅單元之間產生一間隙；

2)對于所述多晶硅單元的側面進行離子摻雜，使所述多晶硅單元顯露于所述間隙的側部形成為摻雜部，且所述多晶硅單元另具有再相鄰于所述摻雜部且未進行離子摻雜的本征部，其中，所述摻雜部的刻蝕速率遠小于所述本征部的刻蝕速率；以及

3)采用特定刻蝕選擇比對所述本征部進行刻蝕，以去除所述本征部且保留所述摻雜部。

作為本發明的一種優選方案，步驟1)中，形成所述多晶硅層的步驟包括：

1-1)于所述半導體基底表面形成一層多晶硅材料層；

1-2)于所述多晶硅材料層表面形成一層光刻膠層，并圖形化所述光刻膠層；以及

1-3)以圖形化的所述光刻膠層為掩膜對所述多晶硅材料層進行刻蝕，以形成包括若干個所述多晶硅單元的多晶硅層以及位于所述多晶硅層表面的剩余光刻膠層。

作為本發明的一種優選方案，步驟2)中，于各所述多晶硅單元的側面進行離子摻雜的步驟包括：

2-1)使所述半導體基底處于第一方向傾斜，以所述剩余光刻膠層為掩膜對所述多晶硅層以第一角度進行第一次離子注入，以在各所述多晶硅單元的第一側面形成第一注入區；