[發明專利]顯示背板及其制作方法、顯示面板和顯示裝置

有效

• 申請號: 201711043454.7
• 申請日: 2017-10-31
• 公開（公告）號: CN107785404B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 宋振;王國英
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L27/32
• 分類號: H01L27/32
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 趙天月

本發明提出了顯示背板及其制作方法、顯示面板和顯示裝置，該顯示背板包括：基板；薄膜晶體管，設置在基板的一側；像素電容結構，設置在薄膜晶體管遠離基板的一側，且像素電容結構在基板上的正投影覆蓋至少一部分的薄膜晶體管在基板上的正投影。本發明所提出的顯示背板，包括依次層疊設置的基板、薄膜晶體管和像素電容結構，且薄膜晶體管設置在基板與像素電容結構之間，如此，將像素電容結構與薄膜晶體管設計在不同層，可在不增加寄生電容的同時，還可節省版圖設計面積，提高像素區開口率，從而有利于提高顯示面板的分辨率。

技術領域

本發明涉及顯示技術領域，具體的，本發明涉及顯示背板及其制作方法、顯示面板和顯示裝置。

背景技術

現有的子像素設計中，薄膜晶體管(TFT)的部分與像素電容的部分是位于同一平面設置的，所以，會導致像素電容(Cst)占用了整個子像素單元的大部分面積。其中，以頂柵結構的頂發射的有機發光二級管(OLED)顯示面板為例，是將導體化的有源層(Active)與源漏(S/D)金屬分別作為像素電容的兩個電極板，并以其間的層間絕緣層(ILD)作為電容介質。如此，由于ILD層較厚從而會使像素電容較小，寫入數據(Data)時容易受到TFT寄生電容的影響，為保證顯示要求的電容值而無法縮小電容面積，從而不利于顯示面板分辨率的提高；并且，由于ILD層的厚度直接影響像素電容的大小，將ILD層的厚度降低之后，反而會導致S/D金屬與柵極(Gate)金屬走線跨線的地方容易短路，從而影響顯示背板的制作良品率。

因而，現階段的顯示背板的結構設計仍有待提高。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

本發明是基于發明人的下列發現而完成的：

本發明人在研究過程中發現，顯示背板可包括依次層疊設置的基板、薄膜晶體管和像素電容結構，且薄膜晶體管設置在基板與像素電容結構之間，如此，將像素電容結構與薄膜晶體管設計在不同層，可在不增加寄生電容的同時，還可節省版圖設計面積，提高像素區開口率，從而有利于提高顯示面板的分辨率。

有鑒于此，本發明的一個目的在于提出一種像素區開口率高、開態電流高或者制作良品率高的顯示背板。

在本發明的第一方面，本發明提出了一種顯示背板。

根據本發明的實施例，所述顯示背板包括：基板；薄膜晶體管，所述薄膜晶體管設置在所述基板的一側；像素電容結構，所述像素電容結構設置在所述薄膜晶體管遠離所述基板的一側，且所述像素電容結構在所述基板上的正投影覆蓋至少一部分的所述薄膜晶體管在所述基板上的正投影。

發明人意外地發現，本發明實施例的顯示背板，包括依次層疊設置的基板、薄膜晶體管和像素電容結構，且薄膜晶體管設置在基板與像素電容結構之間，如此，將像素電容結構與薄膜晶體管設計在不同層，可在不增加寄生電容的同時，還可節省版圖設計面積，提高像素區開口率，從而有利于提高顯示面板的分辨率。并且，層疊設置后的像素電容結構無需再以薄膜晶體管的有源層導體化區域作為電容極板使用，可縮短電流流經的輕摻雜漏結構(LDD)區域的長度，從而還有利于提高開態電流。

另外，根據本發明上述實施例的顯示背板，還可以具有如下附加的技術特征：

根據本發明的實施例，所述薄膜晶體管包括有源層、柵極和源漏電極層；所述像素電容結構在所述基板上的正投影覆蓋至少一部分的所述有源層、柵極和源漏電極層在所述基板上的正投影。

根據本發明的實施例，所述像素電容結構包括：第一電極，所述第一電極設置在靠近所述基板的一側；鈍化層，所述鈍化層設置在所述第一電極遠離所述基板的一側；第二電極，所述第二電極設置在所述鈍化層遠離所述基板的一側。

根據本發明的實施例，所述第一電極在所述基板上的正投影覆蓋至少一部分的所述有源層、柵極在所述基板上的正投影。