[發明專利]一種基于拉丁方矩陣構造的低冗余矩陣碼對存儲器進行加固方法

有效

• 申請號: 201711034005.6
• 申請日: 2017-10-30
• 公開（公告）號: CN107680629B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 郭靖;朱磊;劉文怡;熊繼軍
• 申請（專利權）人: 中北大學;齊齊哈爾大學
• 主分類號: G11C7/24
• 分類號: G11C7/24;G11C8/10
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 岳泉清

一種基于拉丁方矩陣構造的低冗余矩陣碼對存儲器進行加固方法，涉及低冗余矩陣碼構造方法。解決了現有編碼器和譯碼器對存儲器進行加固的方式，影響存儲器性能的問題。針對單粒子翻轉效應中的多單元翻轉效應，本發明基于拉丁方矩陣構造的低冗余矩陣碼，且該低冗余矩陣碼為錯誤糾錯碼，對于一個i位信息位，將其排列成一個m×n的矩陣，m≠4，m為行數，n為列數，采用本發明所提出的構造方法構造的低冗余矩陣碼，低冗余矩陣碼可以糾正隨機1位錯誤，連續2位錯誤，直至最大連續n?1位錯誤，需要冗余位的個數為2n。本發明主要用于對儲器進行加固，還用于對磁盤整列以及信息通訊等領域進行保護。

技術領域

本發明涉及低冗余矩陣碼構造方法，具體為集成電路存儲器抗輻射加固領域中抗多單元翻轉的錯誤糾錯碼的設計。

背景技術

在深亞微米尺寸，存儲器面臨的一個重要威脅是多單元翻轉。該現象可以使得存儲器的多個單元翻轉，從而嚴重影響電子系統的性能和功能。使用錯誤糾錯碼對其加固是一個很好的方法，但是對于兩個以上的錯誤，必須使用糾正能力較高的錯誤糾錯碼。但是，編碼器和譯碼器的面積、功耗和延遲將會很大，從而會影響存儲器的性能。因此，需要構造一種新的錯誤糾錯碼來對存儲器進行加固保護。在本發明中，主要是采用了拉丁方來構造了一種新型低冗余矩陣碼，來對存儲器進行抗多單元翻轉的加固。

發明內容

本發明是為了解決現有編碼器和譯碼器對存儲器進行加固的方式，影響存儲器性能的問題，本發明提供了一種基于拉丁方矩陣構造的低冗余矩陣碼對存儲器進行加固方法。

一種基于拉丁方矩陣構造的低冗余矩陣碼對存儲器進行加固方法，所述基于拉丁方矩陣構造的低冗余矩陣碼為錯誤糾錯碼；

該方法包括如下：

步驟一：對于一個i位信息位，將其排列成一個m×n的矩陣；

i位信息位依次為M₁M₂M₃......M_i-2M_i-1M_i；

其中，m≠4，m為行數，n為列數，i為大于或等于8的整數；

步驟二：構建n位拉丁方矩陣，根據n位拉丁方矩陣對i位信息位進行編碼操作，獲得的2n位冗余位；所述n位拉丁方矩陣為n×n的矩陣；

2n位冗余位包括n位水平冗余位和n位垂直冗余位；

n位水平冗余位依次為H₁H₂H₃......H_n-2H_n-1H_n；

n位垂直冗余位依次為V₁V₂V₃......V_n-2V_n-1V_n；

步驟三：對讀出的2n位冗余位和讀出的i位數據位進行譯碼操作，獲得2n位校正子，且2n位校正子包括n位水平校正子和n位垂直校正子；所述讀出的i位數據為通過對i位信息位進行讀取獲得；讀出的2n位冗余位為通過對n位水平冗余位和n位垂直冗余位進行讀取獲得；

n位水平校正子依次為SH₁SH₂SH₃......SH_n-1SH_n；

n位垂直校正子為依次為SV₁SV₂SV₃......SV_n-1SV_n；