[發明專利]制造存儲器件的方法

有效

• 申請號: 201711021196.2
• 申請日: 2017-10-27
• 公開（公告）號: CN108010882B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 李基碩;金大益;金根楠;金奉秀;樸濟民;尹燦植;黃有商
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

1.一種制造存儲器件的方法，所述方法包括：

提供包括第一區域和第二區域的基板；

形成掩模圖案，該掩模圖案包括彼此平行并在所述基板的所述第一區域上在第一方向上延伸的多個線形部分，所述掩模圖案在所述基板的所述第二區域上延伸；

利用所述掩模圖案作為掩模在所述基板的所述第一區域中形成多個字線區域；

分別在所述多個字線區域中形成多條字線；

從所述基板的所述第二區域去除所述掩模圖案以暴露所述基板的所述第二區域，在從所述基板的所述第二區域去除所述掩模圖案之后所述掩模圖案保留在所述基板的所述第一區域上；以及

在所述基板的所述第二區域上形成溝道外延層，同時利用所述掩模圖案作為所述溝道外延層在所述基板的所述第一區域上生長的阻擋物。

2.如權利要求1所述的方法，其中所述掩模圖案包括硅氧化物層、硅氮化物層和/或硅氮氧化物層。

3.如權利要求1所述的方法，在形成所述溝道外延層之后還包括：

從所述基板的所述第一區域去除所述掩模圖案；以及

在所述基板的所述第一區域上形成層間電介質層，

其中所述層間電介質層包括包含硅氧化物層和硅氮化物層的多個層。

4.如權利要求1所述的方法，在形成所述掩模圖案之前還包括：

在所述基板中形成器件隔離層以限定有源區域；以及

在所述有源區域中形成第一雜質區域和第二雜質區域，其中所述多條字線中的一條在所述有源區域中并在所述第一雜質區域和所述第二雜質區域之間。

5.如權利要求4所述的方法，還包括：

在所述基板的所述第一區域上形成層間電介質層；

形成延伸穿過所述層間電介質層的位線接觸以及電連接到所述位線接觸的位線，其中所述位線接觸電連接到所述第一雜質區域，所述位線在所述層間電介質層上在交叉所述第一方向的第二方向上延伸；以及

形成延伸穿過所述層間電介質層的存儲節點接觸和連接到所述存儲節點接觸的數據存儲元件，其中所述存儲節點接觸電連接到所述第二雜質區域，并且所述層間電介質層的一部分在所述數據存儲元件和所述位線之間。

6.如權利要求5所述的方法，還包括在所述基板的所述第二區域上的所述溝道外延層上形成PMOS柵極圖案，

其中所述位線和所述PMOS柵極圖案包括相同的導電層。

7.一種制造存儲器件的方法，所述方法包括：

提供包括單元陣列區域和PMOS區域的基板；

形成掩模圖案，該掩模圖案包括彼此平行并在所述單元陣列區域上在第一方向上延伸的多個線形部分，所述掩模圖案在所述PMOS區域上延伸；

通過利用所述掩模圖案作為蝕刻掩模蝕刻所述基板，在所述單元陣列區域上形成彼此平行的多個凹槽；

分別在所述多個凹槽中順序地形成柵電介質層、字線和覆蓋圖案；

從所述PMOS區域去除所述掩模圖案以暴露所述PMOS區域，在從所述PMOS區域去除所述掩模圖案之后所述掩模圖案保留在所述單元陣列區域上；以及

在所述PMOS區域上選擇性地形成硅鍺(SiGe)層，同時利用所述掩模圖案作為所述硅鍺層在所述單元陣列區域上生長的阻擋物。

8.如權利要求7所述的方法，其中所述掩模圖案包括硅氧化物層、硅氮化物層和/或硅氮氧化物層。

9.如權利要求7所述的方法，其中所述基板還包括NMOS區域，

其中當所述硅鍺層正在所述PMOS區域上形成時，所述掩模圖案在所述NMOS區域上并用作所述硅鍺層在所述NMOS區域上生長的阻擋物。

10.如權利要求7所述的方法，在形成所述硅鍺層之后還包括：

去除所述掩模圖案；以及

在所述單元陣列區域上形成層間電介質層。