[發明專利]位于不同接觸區域層級上的接觸方案

有效

• 申請號: 201711017950.5
• 申請日: 2017-10-26
• 公開（公告）號: CN109300876B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: C·K·彼得斯;P·巴爾斯
• 申請（專利權）人: 格芯美國公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李崢;于靜

本發明涉及位于不同接觸區域層級上的接觸方案。本公開涉及半導體結構，更具體地，涉及用于位于半導體結構的不同接觸區域層級上的接觸方案及其制造方法。該結構包括：在結構的第一層級處的第一接觸；在結構的第二、更高層級處的跨接接觸；蝕刻停止層，其具有在第一接觸之上的開口，并且部分地包封跨接接觸并具有暴露跨接接觸的開口；以及通過開口與第一層級處的第一接觸和第二、更高層級處的跨接接觸電接觸的接觸。

技術領域

本公開涉及半導體結構，更具體地，涉及用于位于半導體結構的不同接觸區域層級上的接觸方案及其制造方法。

背景技術

晶體管是現代數字處理器和存儲器件的基本器件元件，并且已經在包括數據處理、數據存儲和大功率應用的各種電子領域中發現了許多應用。目前，存在可用于不同應用的各種晶體管類型和設計。各種晶體管類型包括例如雙極結型晶體管(BJT)、結型場效應晶體管(JFET)、金屬氧化物半導體場效應晶體管(MOSFET)、垂直溝道或溝槽場效應晶體管、以及超結或多漏極晶體管。

在MOSFET家族的晶體管中，完全耗盡的絕緣體上硅(FDSOI)平臺能夠在不增加功耗和成本的情況下實現良好的性能。在FDSOI平臺中，諸如硅、鍺、硅鍺等的半導體層形成在例如掩埋氧化物層(BOX)層的絕緣體層上，該絕緣體層進而形成在半導體器件上。FD SOI平臺的耗盡區覆蓋半導體層，這可以實現高切換速度。

發明內容

在本公開的一個方面中，一種結構包括：在結構的第一層級處的第一接觸；在結構的第二、更高層級處的跨接接觸；蝕刻停止層，其具有在第一接觸之上的開口，并且部分地包封跨接接觸并具有暴露跨接接觸的開口；以及通過開口與第一層級處的第一接觸和第二、更高層級處的跨接接觸電接觸的接觸。

在本公開的一方面，一種方法包括：在結構的第一層級形成第一接觸；在結構的第二、更高層級處形成跨接接觸；形成在第一接觸之上具有開口并且開口在跨接接觸之上的蝕刻停止層；以及通過蝕刻停止層的開口形成與第一層級處的第一接觸和第二、更高層級處的跨接接觸電接觸的接觸。

在本公開的一個方面，一種方法包括：在襯底上形成柵極結構；在襯底上形成凸起的源極/漏極區域；在第一層級處形成到柵極結構的第一接觸；在第一層級處形成到凸起的源極/漏極區域的第二接觸；在相對于第一層級的第二、更高層級處形成到第二接觸區域的跨接接觸；以及形成位于第一層級處的第一接觸上和第二、更高層級處的跨接接觸上的雙鑲嵌銅布線結構。

附圖說明

在下面的詳細描述中通過本公開的示例性實施例的非限制性示例參考所述多個附圖來描述本公開。

圖1示出了根據本公開的方面的進入結構和相應的制造工藝。

圖2示出了根據本公開的方面的具有除其它特征之外的蝕刻停止層的結構以及相應的制造工藝。

圖3示出了根據本公開的方面的具有除其它特征之外的鎢填充的結構以及相應的制造工藝。

圖4示出了根據本公開的方面的除其它特征之外的鎢填充的平坦化之后的結構以及相應的制造工藝。

圖5示出了根據本公開的方面的具有除其它特征之外的塞的結構以及相應的制造工藝。

圖6示出了根據本公開的方面的具有在除其它特征之外的塞和其它表面上的蝕刻停止層的結構以及相應的制造工藝。

圖7示出了根據本公開的方面的具有除其它特征之外的低介電膜、硬掩模和金屬的結構以及各自的制造工藝。

圖8示出了根據本公開的方面的具有除其它特征之外的平坦化材料的結構以及相應的制造工藝。

圖9示出了根據本公開的方面的具有除其它特征之外的形成到兩個不同層級的接觸過孔的結構以及相應的制造工藝。