[發明專利]一種有源應答器時鐘生成電路、方法、系統及程序產品

在審

• 申請號: 201710983629.6
• 申請日: 2017-10-20
• 公開（公告）號: CN107994900A
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 鄭桂燕;楊光倫;丁歡;張軻;陳光
• 申請（專利權）人: 北京全路通信信號研究設計院集團有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京知聯天下知識產權代理事務所(普通合伙)11594
• 代理人: 王沖

1.一種有源應答器的時鐘生成電路，所述電路包括多諧振蕩器、鎖相環、有源邏輯處理模塊CPLD，其特征在于，

所述多諧振蕩器，以脈沖信號為觸發，產生第一方波信號；

所述鎖相環，接收所述多諧振蕩器產生的第一方波信號，對所述第一方波信號倍頻，生成第二方波信號；

所述有源邏輯處理模塊CPLD，接收所述鎖相環生成的所述第二方波信號，對所述第二方波信號進行分頻生成第三方波信號，并將所述第三方波信號發送給所述鎖相環；

所述第三方波信號與所述第一方波信號在所述鎖相環中形成鎖相，生成時鐘信號。

2.根據權利要求1所述的時鐘生成電路，其特征在于，

所述第一方波信號與所述第三方波信號的頻率相同。

3.根據權利要求1或2所述的時鐘生成電路，其特征在于，

所述第一方波信號的頻率為564kHz，和/所述第二方波信號的頻率為564kHz。

4.根據權利要求1所述的時鐘生成電路，其特征在于，

所述時鐘生成電路還包括脈沖信號生成器，其在雙相差分電平DBPL碼信號的每個傳輸位的中間電平躍變處產生脈沖，從而形成所述脈沖信號。

5.根據權利要求4所述的時鐘生成電路，其特征在于，

所述雙相差分電平DBPL碼信號由C1接口信號濾波/匹配與數據提取模塊輸入。

6.一種有源應答器的時鐘生成集成電路，其特征在于，所述時鐘生成集成電路包括：

脈沖接收端口，所述接收端口接收脈沖信號；

多諧振蕩模塊，以所述脈沖信號為觸發，產生第一方波信號；

鎖相環模塊，接收所述多諧振蕩模塊產生的第一方波信號，對所述第一方波信號倍頻，生成第二方波信號；

有源邏輯處理模塊CPLD，接收所述鎖相環模塊生成的所述第二方波信號，對所述第二方波信號進行分頻生成第三方波信號，并將所述第三方波信號發送給所述鎖相環模塊；

時鐘輸出端口，將鎖相環模塊生成的時鐘信號輸出。

7.根據權利要求6所述的時鐘生成集成電路，其特征在于，

第一方波信號與第三方波信號的頻率相同。

8.根據權利要求6或7所述的時鐘生成集成電路，其特征在于，

第一方波信號的頻率為564kHz，和/第二方波信號的頻率為564kHz。

9.根據權利要求6所述的時鐘生成集成電路，其特征在于，

所述時鐘生成集成電路還包括信號輸入端口，所述信號輸入端口接收雙相差分電平DBPL碼信號；

所述時鐘生成集成電路還包括脈沖信號生成模塊，用于在所述雙相差分電平DBPL碼信號的每個傳輸位的中間電平躍變處產生脈沖，從而形成所述脈沖信號。

10.一種有源應答器的時鐘生成方法，其特征在于，所述方法包括：

在雙相差分電平DBPL碼信號的每個傳輸位的中間電平躍變處，產生脈沖信號；

根據所述脈沖信號生成固定寬度的第一方波信號，所述第一方波信號與脈沖信號存在固定延遲時間；

對所述第一方波信號倍頻，生成第二方波信號；

對所述第二方波信號進行分頻生成第三方波信號；

將所述第三方波信號與所述第一方波信號鎖相，生成時鐘信號。

11.根據權利要求10所述的時鐘生成方法，其特征在于，

所述第一方波信號與所述第三方波信號的頻率相同。

12.根據權利要求10或11所述的時鐘生成方法，其特征在于，

所述第一方波信號的頻率為564kHz，和/所述第二方波信號的頻率為564kHz。

13.一種有源應答器的時鐘生成系統，其包括：存儲器；和一個或多個處理器；

其中，所述存儲器與所述一個或多個處理器通信連接，所述存儲器中存儲有可被所述一個或多個處理器執行的指令，所述指令被所述一個或多個處理器執行，以使所述一個或多個處理器能夠實現如權利要求10-12中任一項所述的方法。

14.一種計算機程序產品，所述計算機產品包括計算機可執行指令，該計算機可執行指令可執行權利要求10-12任一所述的方法。