[發明專利]一種波形信號自適應計數方法

有效

• 申請號: 201710976861.7
• 申請日: 2017-10-19
• 公開（公告）號: CN107729980B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 柳建新;嚴發寶;蘇艷蕊;趙廣東
• 申請（專利權）人: 中南大學;山東大學
• 主分類號: G06M1/272
• 分類號: G06M1/272
• 代理公司: 長沙七源專利代理事務所(普通合伙) 43214
• 代理人: 鄭雋;周曉艷

本發明公開一種波形信號自適應計數方法，包括：將波形輸入信號進行分頻處理，得到的新信號的高電平或低電平為原始信號的整個周期；利用時鐘信號對經過分頻后的高電平進行計數；對計數求取差值；判斷差值絕對值與差值閾值λ的大小；對正常數據進行輸出，對非正常數據進行加法運算后，輸出正常值；最終得到計數總量。本發明對波形輸入信號先進行分頻處理，再利用時鐘信號對經過分頻后的高電平進行計數，再對計數進行分組，按組分別判定計數是否屬于正常數據，最后輸出想要數據，即得到波形信號自適應計數結果，有效的提升了信號周期計算準確率。

技術領域

本發明涉及特殊信號測試與檢測技術領域，特別是涉及一種波形信號自適應計數方法。

背景技術

在地質勘探、通用測試等特殊要求領域，數字式電子計數器具有重要的應用價值。

中國知識產權局網站公布了一種數字式電子計數器(申請號：201110107653.6)，包括CPU、顯示器模塊、信號采集模塊、報警模塊、實時時鐘數據存儲模塊、鍵盤、電源模塊，所述的CPU分別與顯示器模塊、信號采集模塊、實時時鐘數據存儲模塊、鍵盤連接，所述的顯示器模塊與報警模塊連接，所述的電源模塊分別與CPU、顯示器模塊、信號采集模塊、報警模塊、實時時鐘數據存儲模塊、鍵盤連接。與現有技術相比，本發明具有響應度較高、交直流電兩用、耗能低、價格低、無機械碰撞、無磨損、使用壽命長等優點。但是該數字計數器無法針對低頻信號的緩慢上升沿進行正確計數，因為在輸入的被計數檢測的信號上升沿電平在數字計數器的高電平與低電平之間的時候容易造成誤判，出現多次高頻計數的情況。如FPGA的3.3V接口就容易使被檢測上升沿在0.8V至2V之間的上升期被判定為多次波形，而實際這個上升或者下降只是這個被檢測計數信號的一個邊沿而已。

因為低頻信號的上升沿和下降沿都比緩慢，導致這個信號在上升或下降到信號檢測數字處理器的高電平或低電平的中間電平的時候，判定此時的電平為1或0，造成計數的錯誤。

現有技術主要需要大量的硬件檢測系統進行波形的上升沿與下降沿檢測，否則會導致波形頻率檢測計數錯誤。但是引入這些硬件將會帶來功耗、成本、設計空間上的大幅度增加，同時還容易導致電平不匹配造成的壽命問題。

因此，開發一種過程精簡、操作方便且能適用于數字器件高電平與低電平中間的過渡電平的信號頻率計數的方法具有重要意義。

發明內容

本發明提供一種波形信號自適應計數方法，針對數字器件高電平與低電平中間的過渡電平而導致的多重計數而產生的錯誤信息，進行信號頻率計數的一種方法，尤其是適用于低功耗、小體積、信號質量高、頻率低、正弦波輸入等條件下，具體技術方案如下：

一種波形信號自適應計數方法，其特征在于：所述方法包括如下步驟：

步驟一、將波形輸入信號進行分頻處理，得到的新信號的高電平或低電平為原始信號的整個周期；

步驟二、利用時鐘信號對經過分頻后的高電平進行計數，對計數依次分為N組，每組包含m個計數結果，其中：N為大于等于1的自然數，m取值為8-15；

步驟三、對第i組中相鄰的兩個計數依次求取差值記為ΔTj，i為大于等于1小于等于N的自然數，j為大于等于1且小于等于m-1的自然數；

步驟四、判斷|ΔTj|與差值閾值λ的大小，若|ΔTj|均小于等于差值閾值λ，則直接將第i組中的計數結果依次輸出，否則進入下一步；

步驟五、若|ΔTj|大于差值閾值λ，則判定為正常數據，直接將第i組中的正常數據依次輸出；若|ΔTj|小于等于差值閾值λ，則判定為非正常數據，進入下一步；

步驟六、對非正常數據進行加法運算后，輸出正常值，進入下一步；

步驟七、取i＝i+1；若i小于等于N，則返回步驟三；若i大于N，則結束。