[發(fā)明專(zhuān)利]基于開(kāi)關(guān)電容的TSV測(cè)試電路及測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710962060.5
• 申請(qǐng)日: 2017-10-16
• 公開(kāi)（公告）號(hào): CN107765167B
• 公開(kāi)（公告）日: 2020-06-09
• 發(fā)明（設(shè)計(jì)）人: 俞洋;方旭;彭喜元;徐康康
• 申請(qǐng)（專(zhuān)利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 哈爾濱市松花江專(zhuān)利商標(biāo)事務(wù)所 23109
• 代理人: 岳昕

本發(fā)明公開(kāi)了一種基于開(kāi)關(guān)電容的TSV測(cè)試電路及測(cè)試方法，涉及半導(dǎo)體領(lǐng)域。基于開(kāi)關(guān)電容的TSV測(cè)試電路的等效電阻單元包括復(fù)數(shù)個(gè)等效電阻模塊，每個(gè)等效電阻模塊對(duì)應(yīng)一待測(cè)穿透硅通孔，等效電阻模塊的測(cè)試端口與對(duì)應(yīng)的待測(cè)穿透硅通孔的測(cè)試端連接，所有的等效電阻模塊的充電端口共同連接以形成等效電阻單元的充電端；公共測(cè)試單元的電量輸出端與等效電阻單元的充電端連接，公共測(cè)試單元用以根據(jù)第三控制輸入端的第三控制信號(hào)、第一控制輸入端的第一控制信號(hào)，及第二控制輸入端的第二控制信號(hào)控制待測(cè)穿透硅通孔的充放電狀態(tài)，以進(jìn)行測(cè)試，通過(guò)測(cè)試輸出端輸出待測(cè)穿透硅通孔的測(cè)試結(jié)果。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體領(lǐng)域，尤其涉及一種基于開(kāi)關(guān)電容的TSV(Through-SiliconVia，穿透硅通孔)測(cè)試電路及測(cè)試方法。

背景技術(shù)

隨著半導(dǎo)體行業(yè)的發(fā)展，摩爾定律受到越來(lái)越多的挑戰(zhàn)，互連線延遲已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)門(mén)電路延遲而導(dǎo)致了一系列時(shí)序、功耗、耦合和串?dāng)_問(wèn)題。面對(duì)集成電路在發(fā)展與創(chuàng)新上的需求，基于TSV的三維集成電路(Three-dimensional integrated circuit,3D IC)通過(guò)TSV結(jié)構(gòu)將多層硅片進(jìn)行垂直互連，有效地克服二維集成電路的缺點(diǎn)，以更小的體積容納更為豐富的功能，成為下一代集成電路的發(fā)展趨勢(shì)。

在三維集成電路技術(shù)中，TSV作為多層芯片間的垂直互連對(duì)整個(gè)芯片的信號(hào)完整性有著重要的影響。由于TSV在三維非存儲(chǔ)邏輯集成中的工藝尚未完全成熟，TSV形成或晶片綁定過(guò)程中產(chǎn)生的缺陷直接導(dǎo)致三維集成芯片的良品率較低。根據(jù)相關(guān)報(bào)道，晶片綁定前TSV的失效率為0.005％到5％；晶片垂直綁定中，由于減薄、氧化等工藝過(guò)程，TSV的成品率進(jìn)一步降低，這些因素嚴(yán)重影響三維集成電路芯片的良品率，阻礙三維集成電路市場(chǎng)化。因此，如何保證待綁定芯片中TSV的有效性和可靠性是實(shí)現(xiàn)三維集成電路大規(guī)模應(yīng)用必須解決的問(wèn)題之一。而該問(wèn)題最直接的解決方法就是在三維集成電路綁定前對(duì)TSV進(jìn)行有效的測(cè)試。

發(fā)明內(nèi)容

本發(fā)明的目的是為了解決三維集成電路綁定前對(duì)TSV進(jìn)行有效的測(cè)試的問(wèn)題，現(xiàn)提供一種在三維集成電路綁定前對(duì)TSV進(jìn)行有效的測(cè)試的基于開(kāi)關(guān)電容的TSV測(cè)試電路及測(cè)試方法。

一種基于開(kāi)關(guān)電容的TSV測(cè)試電路，包括：

等效電阻單元，包括復(fù)數(shù)個(gè)等效電阻模塊，每個(gè)所述等效電阻模塊對(duì)應(yīng)一待測(cè)穿透硅通孔，所述等效電阻模塊包括第一控制輸入端、第二控制輸入端、測(cè)試端口、充電端口和接地端，所述測(cè)試端口與對(duì)應(yīng)的所述待測(cè)穿透硅通孔的測(cè)試端連接，所有的所述等效電阻模塊的充電端口共同連接以形成所述等效電阻單元的充電端；

公共測(cè)試單元，包括第三控制輸入端、測(cè)試輸出端、時(shí)鐘端口、供電端和電量輸出端，所述電量輸出端與所述等效電阻單元的充電端連接，所述公共測(cè)試單元用以根據(jù)所述第三控制輸入端的第三控制信號(hào)、所述第一控制輸入端的第一控制信號(hào)，及所述第二控制輸入端的第二控制信號(hào)控制所述待測(cè)穿透硅通孔的充放電狀態(tài)，以進(jìn)行測(cè)試，通過(guò)所述測(cè)試輸出端輸出所述待測(cè)穿透硅通孔的測(cè)試結(jié)果。

優(yōu)選的，所述等效電阻模塊包括：

第一傳輸門(mén)開(kāi)關(guān)，串聯(lián)于所述充電端口與所述待測(cè)穿透硅通孔的測(cè)試端之間，所述第一控制輸入端形成于所述的第一傳輸門(mén)開(kāi)關(guān)的控制端；

第二傳輸門(mén)開(kāi)關(guān)，串聯(lián)于所述待測(cè)穿透硅通孔的測(cè)試端與所述接地端之間，所述第二控制輸入端形成于所述的第二傳輸門(mén)開(kāi)關(guān)的控制端；

所述待測(cè)穿透硅通孔的測(cè)試端連接于所述第一傳輸門(mén)開(kāi)關(guān)與第二傳輸門(mén)開(kāi)關(guān)之間。

優(yōu)選的，所述公共測(cè)試單元包括：

三輸入與門(mén)，包括第一輸入端、第二輸入端、第三輸入端和輸出端，所述三輸入與門(mén)的輸出端形成所述測(cè)試輸出端，所述第一輸入端形成所述時(shí)鐘端口；

第三傳輸門(mén)開(kāi)關(guān)，所述第三傳輸門(mén)開(kāi)關(guān)的一端形成所述供電端；