[發明專利]半導體結構及其形成方法

在審

• 申請號: 201710957371.2
• 申請日: 2017-10-16
• 公開（公告）號: CN109671628A
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L23/367
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體結構及其形成方法，其中，所述形成方法包括：提供襯底，所述襯底上具有隔離層，所述隔離層中具有開口，所述開口底部暴露出所述襯底；在所述開口中形成鰭部，所述鰭部包括散熱區和位于所述散熱區上的溝道區；去除部分厚度的隔離層，使所述隔離層暴露出所述鰭部溝道區，形成隔離結構；以所述隔離結構為掩膜對所述溝道區鰭部進行減薄處理，減小所述溝道區鰭部的寬度，形成溝道部，所述散熱區鰭部形成散熱部。所述形成方法能夠改善所形成半導體結構的散熱性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高集成度的方向發展。隨著半導體器件的元件密度和集成度的提高，晶體管的尺寸也越來越小，晶體管尺寸的減小使短溝道效應越來越顯著。

為了減小短溝道效應，鰭式場效應晶體管營運而生。鰭式場效應晶體管的柵極成類似魚鰭的叉狀3D架構。鰭式場效應晶體管的柵極可于鰭部的多側控制電路的接通與斷開，從而能夠很好地抑制晶體管的短溝道效應。隨著晶體管尺寸的減小，鰭式場效應晶體管的鰭部寬度也隨之減小，導致鰭部的散熱性能較差。

綜上，現有的半導體結構存在散熱效應較差的問題。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，能夠改善所形成的半導體結構的散熱性能。

為解決上述問題，本發明技術方案提供一種半導體結構的形成方法，包括：提供襯底，所述襯底上具有隔離層，所述隔離層中具有開口，所述開口底部暴露出所述襯底；在所述開口中形成鰭部，所述鰭部包括散熱區和位于所述散熱區上的溝道區；去除部分厚度的隔離層，形成隔離結構，所述隔離結構表面與所述鰭部散熱區表面齊平；以所述隔離結構為掩膜對所述溝道區鰭部進行減薄處理，減小所述溝道區鰭部的寬度，使所述溝道區鰭部形成溝道部，所述散熱區鰭部形成散熱部。

可選的，形成所述襯底和隔離層的步驟包括：提供初始襯底，所述初始襯底包括基底和位于所述基底上的犧牲鰭部；在所述基底上形成隔離層，所述隔離層覆蓋所述犧牲鰭部側壁，且所述隔離層暴露出所述犧牲鰭部頂部；以所述隔離層為掩膜，對所述初始襯底進行刻蝕，去除至少部分犧牲鰭部，形成襯底以及位于所述隔離層中的開口；所述襯底包括基底，或者所述襯底包括基底和位于所述基底上的犧牲鰭部。

可選的，形成所述鰭部之前，還包括：對所述開口側壁進行拓寬刻蝕，增加所述開口的寬度。

可選的，所述拓寬刻蝕的工藝包括：各向同性干法刻蝕工藝或濕法刻蝕工藝。

可選的，所述犧牲鰭部的個數為多個；所述犧牲鰭部的寬度為8nm～15nm；相鄰犧牲鰭部之間的距離為25nm～50nm。

可選的，形成所述襯底和隔離層的步驟包括：提供襯底；在所述襯底上形成初始隔離層；對部分所述初始隔離層進行刻蝕，形成隔離層和位于所述隔離層中的開口。

可選的，所述減薄處理的步驟包括：對所述溝道區鰭部進行氧化處理，在所述溝道區鰭部表面形成氧化層；去除所述氧化層。

可選的，所述氧化處理的工藝包括等離子體氧化工藝或快速熱氧化工藝。

可選的，所述氧化處理的工藝包括等離子體氧化工藝；所述氧化處理的工藝參數包括：反應物包括N₂和O₂，刻蝕溫度為700℃～1000℃，刻蝕時間為8s～200s，氣體壓強為50torr～300torr，O₂與N₂的流量之比為1/20～1/5。

可選的，所述氧化層的厚度為5埃～30埃。

可選的，去除所述氧化層的工藝包括：濕法刻蝕工藝和各項同性干法刻蝕工藝中的一種或兩種組合。