[發明專利]一種提升三層憶阻器寫性能的編解碼方法

有效

• 申請號: 201710945046.4
• 申請日: 2017-10-12
• 公開（公告）號: CN107622781B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 童薇;馮丹;劉景寧;徐潔;李春艷
• 申請（專利權）人: 華中科技大學
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春;李智

本發明公開了一種提升三層憶阻器寫性能的編解碼方法，屬于數據編解碼技術領域。本發明編碼方法包括：將寫入的緩存行數據使用FPC壓縮算法進行壓縮；再根據壓縮以后的緩存行數據大小計算壓縮率；之后根據緩存行數據的壓縮率選擇IDM編碼方式進行編碼；最后將IDM編碼后的數據寫入到TLC RRAM單元中。本發明解碼方法包括：從TLC RRAM單元中讀出IDM標志單元、壓縮標志位和緩存行數據；再根據IDM編碼標志單元確定IDM解碼的方式進行解碼；最后根據壓縮標志位對緩存行數據執行解壓縮，最終得到8個解壓縮的字，組合在一起即為解壓縮以后的緩存行數據。本發明方法將FPC壓縮技術和IDM編碼結合在一起，很好的提升TLC RRAM的寫性能，同時該方法的解碼延遲及開銷都很小。

技術領域

本發明屬于數據編解碼技術領域，更具體地，涉及一種提升三層憶阻器寫性能的編解碼方法。

背景技術

憶阻器(RRAM，Resistive Random Access Memory)是一種新型的非易失存儲器，它通過金屬氧化物的阻值狀態的變化來表示0和1，一般將金屬氧化物高阻值的狀態用來表示0，將金屬氧化物處于低阻值的狀態用來表示1；為了實現信息的寫入，需要通過施加電壓的方式改變金屬氧化物的阻值狀態。寫1時需要給RRAM單元施加一個SET電壓，寫0時需要施加一個RESET的電壓。為了從RRAM單元中讀出數據，需要施加一個較小的電壓來檢測RRAM單元的阻值。

RRAM單元處于高阻值和低阻值之間的阻值差異非常大，甚至可以達到100倍。這個極寬的阻值范圍可以通過細分的方式來存儲多位的數據。比如，可以將一個RRAM單元的阻值變化范圍細分為8層來存儲3位的數據，即三層結構(TLC，Triple Level Cell)的RRAM。TLC RRAM相比普通存儲一位的單層(Single Level Cell，SLC)RRAM具有更大容量、更高集成度的優勢。但是TLC RRAM的編程方式更加復雜。一般TLC的RRAM使用“編程和校驗”(PV，Program-and-verify)的編程方式。PV的編程方式首先給TLC RRAM施加一個較強的SET或者RESET的脈沖，然后接連使用幾個較短的SET或者RESET脈沖。在每個較短的SET或者RESET脈沖之后，都需要一個讀操作來驗證這個TLC單元是否已經到達了目標阻值。

PV的編程方式導致了TLC RRAM寫延遲很高，同時需要消耗更高的寫能耗。TLCRRAM的寫能耗和寫延遲為SLC RRAM的5-10倍。同時這種編程方式又導致了TLC RRAM單元寫能耗寫延遲與編程的最終狀態緊密相關。

TLC RRAM的8個阻值狀態為S0，S1，S2，S3，S4，S5，S6和S7。每個阻值狀態可以存儲三位的數據，單元的阻值狀態與存儲的值一一對應，即S0阻值狀態存儲二進制的“000”，S1阻值狀態存儲二進制的“001”，類似，S7阻值狀態存儲二進制的“111”。編程到中間的阻值狀態，例如狀態S3和S4，相比編程到兩邊的阻值狀態例如S0和S7延遲更長、能耗更高。如表1所示：