[發明專利]存儲設備及其寫入和讀取方法、以及存儲系統

有效

• 申請號: 201710930601.6
• 申請日: 2017-10-09
• 公開（公告）號: CN108417233B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 權敬桓
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種存儲設備，該存儲設備包括：

半導體存儲器件；以及

存儲控制器，所述存儲控制器被配置為控制所述半導體存儲器件，

其中，所述半導體存儲器件包括：

存儲單元，所述存儲單元包括多個存儲芯片；以及

接口芯片，所述接口芯片將從所述存儲控制器接收的串行數據重新調整為并行數據，并將所述并行數據傳送至所述多個存儲芯片中的每一個，

其中，所述接口芯片包括：數據重新調整電路，所述數據重新調整電路將從所述存儲控制器接收的寫入數據傳送至所述多個存儲芯片當中的第一存儲器和第二存儲器，其中，在所述寫入數據中依次重復偶數據和奇數據。

2.根據權利要求1所述的存儲設備，其中，所述數據重新調整電路包括：

數據串行器和解串器，所述數據串行器和解串器響應于第一定時信號從所述存儲控制器接收所述寫入數據；以及

定時信號處理器，所述定時信號處理器生成第二定時信號，以將所述偶數據與所述奇數據分開。

3.根據權利要求2所述的存儲設備，其中，所述數據串行器/解串器在從所述第一定時信號延遲了預定時間或周期的信號的下降沿將所述偶數據存儲在第一鎖存器中，并且在從所述第一定時信號延遲了預定時間或周期的信號的上升沿將所述奇數據存儲在第二鎖存器中。

4.根據權利要求3所述的存儲設備，其中，所述第二定時信號的周期是所述第一定時信號的周期的一半，并且

所述數據重新調整電路基于芯片使能信號按照與所述第二定時信號同步的方式將存儲在所述第一鎖存器和所述第二鎖存器中的所述偶數據和所述奇數據分別傳送至所述第一存儲器和所述第二存儲器。

5.根據權利要求1所述的存儲設備，其中，所述數據重新調整電路根據從所述多個存儲芯片當中的所述第一存儲器和所述第二存儲器分別接收的所述偶數據和所述奇數據來生成讀取數據，并將所述讀取數據傳送至所述存儲控制器，其中，在所述讀取數據中依次重復所述偶數據和所述奇數據。

6.根據權利要求5所述的存儲設備，其中，所述數據重新調整電路包括：

數據串行器/解串器，所述數據串行器/解串器按照與第三定時信號同步的方式并且響應于讀取使能信號而從所述第一存儲器和所述第二存儲器接收所述偶數據和所述奇數據；以及

定時信號處理器，所述定時信號處理器生成定時信號，以根據所述偶數據和所述奇數據來生成所述讀取數據。

7.根據權利要求6所述的存儲設備，其中，所述定時信號處理器將通過使從所述存儲控制器接收的第四定時信號反相而獲得的第五定時信號傳送給所述數據串行器/解串器，并且

所述數據串行器/解串器在所述第五定時信號的上升沿將所述偶數據輸入至寄存器，并在所述第五定時信號的下降沿將所述奇數據存儲在所述寄存器中。

8.根據權利要求7所述的存儲設備，其中，所述定時信號處理器生成第六定時信號，所述第六定時信號的頻率是所述第三定時信號的頻率的兩倍。

9.根據權利要求8所述的存儲設備，其中，所述數據重新調整電路根據所述第六定時信號將存儲在所述寄存器中的數據傳送至所述存儲控制器。

10.根據權利要求1所述的存儲設備，其中，所述存儲單元包括第一存儲芯片組和第二存儲芯片組，

所述第一存儲芯片組和所述第二存儲芯片組中的每一個均包括相等數量的堆疊存儲芯片，

所述第一存儲器是包括在所述第一存儲芯片組中的存儲芯片，并且

所述第二存儲器是包括在所述第二存儲芯片組中的存儲芯片。

11.根據權利要求1所述的存儲設備，其中，所述第一存儲器和所述第二存儲器是從所述存儲單元中所包括的所述多個存儲芯片當中選擇的單個存儲芯片的不同平面中所包括的存儲單元。