[發明專利]一種MEMS壓阻式兩軸加速度傳感器芯片及其制備方法有效
| 申請號: | 201710919747.0 | 申請日: | 2017-09-30 |
| 公開(公告)號: | CN107907710B | 公開(公告)日: | 2019-10-11 |
| 發明(設計)人: | 蔣維樂;于明智;趙立波;賈琛;李支康;王久洪;趙玉龍;蔣莊德 | 申請(專利權)人: | 西安交通大學 |
| 主分類號: | G01P15/12 | 分類號: | G01P15/12 |
| 代理公司: | 西安通大專利代理有限責任公司 61200 | 代理人: | 徐文權 |
| 地址: | 710049 陜*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 mems 壓阻式兩軸 加速度 傳感器 芯片 及其 制備 方法 | ||
1.一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,包括外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)、質量塊(4)以及金屬引線(7),固定島(2)和質量塊(4)設置在外框(1)內,以外框(1)的中心為平面坐標系XOY的原點,以外框(1)所在平面為XOY平面,固定島(2)設置在外框(1)的中心位置,在平面坐標系XOY的坐標軸的正半軸和負半軸方向均設有質量塊(4),所有質量塊(4)關于固定島(2)對稱,固定島(2)與質量塊(4)之間通過內支撐梁(3)連接,質量塊(4)與外框(1)之間通過外支撐梁(8)連接,所有內支撐梁(3)和外支撐梁(8)均沿外框(1)所在平面的坐標軸設置,每個質量塊(4)對應設置兩個敏感梁(5),兩個敏感梁(5)分別對稱設置在質量塊(4)對應的外支撐梁(8)的兩側,每個敏感梁(5)的兩端分別與質量塊(4)和外框(1)連接,敏感梁(5)具有壓敏電阻條,每個質量塊(4)對應的兩個敏感梁(5)上的壓敏電阻條與金屬引線(7)連接并形成半開環惠斯通全橋電路;
所述質量塊(4)分為兩個區域,分別為矩形區域(4-1)和等腰梯形區域(4-2),矩形區域(4-1)和等腰梯形區域(4-2)同軸設置,等腰梯形區域(4-2)的下底與矩形區域的長邊相連且長度相等,上底靠近固定島(2)設置,上底的中部與內支撐梁(3)連接;
矩形區域(4-1)靠近外框(1)設置,且在靠近外框(1)一側開設有凹槽(4-1-2),凹槽(4-1-2)沿矩形區域(4-1)寬邊方向的軸線開設,外支撐梁(8)伸入凹槽(4-1-2)內并與凹槽(4-1-2)底部的中部連接。
2.根據權利要求1所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述等腰梯形區域(4-2)上開設有關于等腰梯形區域(4-2)的軸線對稱的通孔(4-2-1),通孔(4-2-1)用于為質量塊(4)減重。
3.根據權利要求1所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述半開環惠斯通全橋電路包括三條線路,分別為第一線路(7-1)、第二線路(7-2)和第三線路(7-3),第一線路(7-1)、第二線路(7-2)和第三線路(7-3)的一端設置在質量塊(4)上且相互聯通,另一端延伸至外框(1)并在端部設置焊盤(6),第一線路(7-1)和第二線路(7-2)分別沿質量塊(4)對應的兩個敏感梁(5)上的壓敏電阻條設置,第三線路(7-3)沿外支撐梁(8)設置,第一線路(7-1)和第二線路(7-2)關于第三線路(7-3)對稱。
4.根據權利要求1所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)通過N型(100)晶面的SOI硅片制備而成。
5.根據權利要求4所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述壓敏電阻條沿敏感梁(5)上的[011]或[0ī1]晶向制作。
6.根據權利要求1所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述外框(1)的背面連接有玻璃板(19),固定島(2)的背面與玻璃板(19)連接,敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)的背面與玻璃板(19)之間具有間隙。
7.根據權利要求1-6任意一項所述的一種MEMS壓阻式兩軸加速度傳感器芯片,其特征在于,所述外框(1)的尺寸為長×寬=5.4mm×5.4mm;固定島(2)的尺寸為長×寬×厚=500μm×500μm×315μm;內支撐梁(3)的尺寸為長×寬×厚=500μm×80μm×300μm;外支撐梁(8)的尺寸為長×寬×厚=800μm×80μm×300μm;敏感梁(5)的尺寸為長×寬×厚=70μm×5μm×10μm;質量塊(4)的厚度為300μm;金屬引線(7)的寬度為20μm。
8.一種制備如權利要求1-7任意一項所述的MEMS壓阻式兩軸加速度傳感器芯片的方法,其特征在于,包括以下步驟:
步驟1,對SOI硅片進行雙面氧化,使SOI硅片的正面和背面均生成熱氧二氧化硅層(9);
步驟2,在步驟1處理完成的SOI硅片正面進行刻蝕,刻蝕掉敏感梁(5)對應區域的熱氧二氧化硅層(9),露出SOI硅片的器件層(10),然后再在露出的器件層(10)上進行硼離子輕摻雜,硼離子輕摻雜區域作為敏感梁(5)的壓敏電阻條;
步驟3,再在步驟2處理完成的SOI硅片正面制作一層二氧化硅膜(14);
步驟4,再在步驟3處理完成的SOI硅片正面進行刻蝕,在敏感梁(5)兩端對應位置刻蝕掉熱氧二氧化硅層(9)和二氧化硅膜(14),露出SOI硅片的器件層(10),然后再在露出的器件層(10)上進行硼離子重摻雜,得到歐姆接觸區(15);
步驟5,再在步驟4處理完成的SOI硅片正面沉積一層導電金屬層,然后對導電金屬層進行刻蝕并形成金屬引線(7)和金屬引線(7)對應的焊盤;
步驟6,再在步驟5處理完成的SOI硅片正面進行刻蝕,直至刻蝕至SOI硅片的埋氧層(11)的正面,以釋放出外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)處于埋氧層(11)的正面以上的部位;
步驟7,再對SOI硅片的背面進行刻蝕,以釋放出外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)處于埋氧層(11)的背面以下的部位,并將敏感梁(5)處于埋氧層(11)的背面以下的部位刻蝕掉;
步驟8,再將步驟7處理完成的SOI硅片上外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)以外區域對應的埋氧層(11)刻蝕掉;
所述步驟7中,對SOI硅片的背面進行刻蝕時,先刻蝕掉外框(1)和固定島(2)對應區域以外的熱氧二氧化硅層(9),露出SOI硅片的底硅層(12),再對底硅層(12)刻蝕一定深度,使刻蝕區域的表面低于外框(1)的背面;
再在SOI硅片的背面制作一層氮化硅層(18);
然后再在SOI硅片的背面進行刻蝕,以釋放出外框(1)、固定島(2)、敏感梁(5)、內支撐梁(3)、外支撐梁(8)和質量塊(4)處于埋氧層(11)的背面以下的部位,并將敏感梁(5)處于埋氧層(11)的背面以下的部位刻蝕掉;
再進行步驟8;
再進行步驟9,步驟9的過程如下:
先對步驟8處理完成的SOI硅片的背面進行刻蝕,刻蝕掉SOI硅片背面的氮化硅層(18)和熱氧二氧化硅層(9),露出SOI硅片背面的底硅層(12);
再將正面設置有防靜電吸附層(20)的玻璃板(19)的正面與SOI硅片背面的底硅層(12)進行陽極鍵合,SOI硅片背面的底硅層(12)上與玻璃板(19)陽極鍵合的區域為外框(1)和固定島(2)對應的區域,玻璃板(19)上除與外框(1)和固定島(2)陽極鍵合以外的區域均設置防靜電吸附層(20)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安交通大學,未經西安交通大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710919747.0/1.html,轉載請聲明來源鉆瓜專利網。





