[發(fā)明專利]半導體器件及其形成方法

有效

• 申請?zhí)枺?/td>: 201710896660.6
• 申請日: 2017-09-28
• 公開（公告）號: CN109585289B
• 公開（公告）日: 2022-03-18
• 發(fā)明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(fā)(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體器件及其形成方法，其中方法包括：提供襯底，所述襯底上具有第一鰭部以及位于第一鰭部周圍的第二鰭部；在所述襯底上形成第一隔離層，所述第一隔離層覆蓋所述第一鰭部和第二鰭部的側壁，且暴露出所述第一鰭部和第二鰭部的頂部；去除所述第二鰭部，在所述第一隔離層內形成第二開口；在所述第二開口內形成第二隔離層；回刻蝕所述第一隔離層和第二開口內的第二隔離層，直至暴露出所述主鰭部的頂部和部分側壁，形成隔離結構。本發(fā)明通過第一隔離層保護有效鰭部，避免第二隔離層形成過程中對有效鰭部的污染，造成鰭部損傷，提高了器件的性能。

技術領域

本發(fā)明涉及半導體制造技術領域，尤其涉及一種半導體器件及其形成方法。

背景技術

隨著半導體制造技術的飛速發(fā)展，半導體器件朝著更高元件密度以及更高集成度的方向發(fā)展，平面晶體管的柵極尺寸越來越小，從而柵極對溝道電流的控制能力變弱，容易產生短溝道效應，造成漏電流問題，進而影響半導體器件的電學性能。

為了克服晶體管的短溝道效應，抑制漏電流，現(xiàn)有技術提出了鰭式場效晶體管(Fin FET),鰭式場效應晶體管時一種常見的多柵器件，鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和介質層，所述介質層覆蓋部分所述鰭部的側壁，且介質層表面低于鰭部頂部；位于介質層表面，以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區(qū)和漏區(qū)。

然而，隨著半導體器件的密度提高，尺寸縮小，鰭式場效應晶體管構成的半導體器件的電學性能和良率仍有待提高。

發(fā)明內容

本發(fā)明解決的技術問題是提供一種半導體器件及其形成方法，能夠使得半導體器件的性能提高良率改善。

為解決上述技術問題，本發(fā)明提供一種半導體器件的形成方法，包括：提供襯底，所述襯底上具有第一鰭部以及位于第一鰭部周圍的第二鰭部；在所述襯底上形成第一隔離層，所述第一隔離層覆蓋所述第一鰭部和第二鰭部的側壁，且暴露出所述第一鰭部和第二鰭部的頂部；去除所述第二鰭部，在所述第一隔離層內形成第二開口；在所述第二開口內形成第二隔離層；回刻蝕所述第一隔離層和第二開口內的第二隔離層，直至暴露出所述主鰭部的頂部和部分側壁，形成隔離結構。

可選的，在所述第二開口內形成第二隔離層之前，去除所述第一鰭部，在所述第一隔離層內形成第一開口；在所述第二開口內形成第二隔離層后，回刻蝕所述第一隔離層和第二開口內的第二隔離層前，在所述第一開口內形成主鰭部。

可選的，所述第二隔離層的材料為絕緣材料；所述絕緣材料包括：氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。

可選的，所述第二隔離層的形成步驟包括：在所述第一隔離層上和第二開口內形成第二隔離膜；平坦化所述第二隔離膜至暴露出第一隔離層頂部。

可選的，所述第二隔離膜的形成工藝包括：化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

可選的，所述第一鰭部和第二鰭部的形成步驟包括：提供半導體襯底；在所述半導體襯底部分表面形成圖形化掩膜層；以所述圖形化掩膜層為掩膜，刻蝕所述半導體襯底，形成所述第一鰭部和第二鰭部。

可選的，所述第一隔離層的形成步驟包括：在所述襯底上采用流體化學氣相沉積工藝形成第一隔離膜；平坦化所述第一隔離膜；所述第一隔離膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。

可選的，所述流體化學氣相沉積的工藝形成步驟包括：在所述襯底上形成含硅的前驅體；對所述含硅的前驅體進行氧化處理形成初始隔離材料膜；對所述初始隔離材料膜進行退火處理，形成第一隔離膜。

可選的，在所述第二開口內形成第二隔離層之前，在所述第一開口和第二開口內部形成保護層。

可選的，去除第一開口內的第二隔離層和第一鰭部開口底部的保護層；在去除第一開口內的第二隔離層和第一鰭部開口底部的保護層之后，外延形成所述主鰭部。