[發明專利]一種改善多芯片堆疊裝片的結構及其工藝方法

在審

• 申請號: 201710891153.3
• 申請日: 2017-09-27
• 公開（公告）號: CN107579048A
• 公開（公告）日: 2018-01-12
• 發明（設計）人: 繆江黔;劉敏;朱仲明
• 申請（專利權）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/00;H01L25/00;H01L21/60
• 代理公司: 江陰市揚子專利代理事務所(普通合伙)32309
• 代理人: 周彩鈞

1.一種改善多芯片堆疊裝片的結構，其特征在于：它包括框架基材（1），所述框架基材（1）正面通過裝片膠（4）設置有下層芯片（2），所述框架基材（1）正面通過貼膜（5）設置有“工”字型支架（6），所述“工”字型支架（6）正面通過裝片膠（4）設置有上層芯片（3），所述框架基材（1）、下層芯片（2）及上層芯片（3）之間均通過焊線（7）相連接，所述下層芯片（2）、上層芯片（3）、“工”字型支架（6）和焊線（7）外圍包封有塑封料（8）。

2.根據權利要求1所述的一種改善多芯片堆疊裝片的結構，其特征在于：所述下層芯片（2）有多個。

3.根據權利要求1所述的一種改善多芯片堆疊裝片的結構，其特征在于：所述“工”字型支架（6）為上大下小的“工”字型支架。

4.根據權利要求1所述的一種改善多芯片堆疊裝片的結構，其特征在于：所述下層芯片（2）的部分區域及部分焊線（7）容置于“工”字型支架（6）下面的空間。

5.一種改善多芯片堆疊裝片的結構的工藝方法，其特征在于所述方法包括以下步驟：

步驟一、取一框架基材；

步驟二、在框架基材上貼裝下層芯片；

步驟三、下層芯片與框架基材之間進行打線作業；

步驟四、在框架基材上貼裝“工”字型支架；

步驟五、在“工”字型支架上貼裝上層芯片；

步驟六、上層芯片與框架基材之間進行打線作業；

步驟七、包封。

6.根據權利要求5所述的一種改善多芯片堆疊裝片的結構的工藝方法，其特征在于：步驟二中使用刷膠或蘸膠工藝裝片。

7.根據權利要求5所述的一種改善多芯片堆疊裝片的結構的工藝方法，其特征在于：步驟二中下層芯片有多個。

8.一種改善多芯片堆疊裝片的結構的工藝方法，其特征在于：

步驟一、取一框架基材；

步驟二、在框架基材上貼裝多個下層芯片；

步驟三、在框架基材上貼裝“工”字型支架；

步驟四、在“工”字型支架上貼裝上層芯片；

步驟五、框架基材、上層芯片及下層芯片之間均通過焊線相連接；

步驟六、包封。