[發明專利]一種基于FPGA的RS編譯碼器實現方法

在審

• 申請號: 201710884049.1
• 申請日: 2017-09-26
• 公開（公告）號: CN107565981A
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 劉博;李羚梅;張建軍;曹曉冬;范玉進
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15
• 代理公司: 天津濱海科緯知識產權代理有限公司12211
• 代理人: 李成運

技術領域

本發明屬于信號傳輸技術領域，尤其是涉及一種基于FPGA的RS編譯碼器實現方法。

背景技術

隨著信息時代的到來，人們對通信的的安全性與可靠性要求逐步提高，信息隱藏與數據保護已成為當下的研究熱點，而糾錯碼算法的發展為信息隱藏提供了很好的解決方法，通過人為設計冗余、對數據進行改值、亂序等運算來為有效信息的傳輸帶來可靠性保障。在實際信道上傳輸數字信號時，由于信道傳輸特性不理想及加性噪聲的影響，所收到的數字信號不可避免地會發生錯誤。為了在已知信噪比的情況下達到一定的誤比特率指標，首先應合理設計基帶信號，選擇調試、解調方式，采用頻域均衡或時域均衡，使誤比特率盡可能降低。但若誤比特率仍不能滿足要求，則必須采用信道編碼，即差錯控制編碼。目前常用的糾錯檢錯碼有BCH碼，RS碼，卷積碼，Turbo碼，LDPC碼等。其中BCH碼和RS碼為循環碼中的重要子類，與RS碼相比，BCH碼的糾錯個數較少，冗余碼字所占比例較高，在傳輸數據較多時RS碼能夠提高編碼效率，且其卓越的糾錯能力使得它在工程應用中引人注目，已被多個國際、國內標準采用。

發明內容

有鑒于此，本發明旨在提出一種基于FPGA的RS編譯碼器實現方法，以解決現有的數字信號傳輸過程中容易出現錯誤的情況。

為達到上述目的，本發明的技術方案是這樣實現的：

一種基于FPGA的RS編譯碼器實現方法，其特征在于：通過除法電路實現RS編碼；

實現RS譯碼的方法包括以下幾個步驟；

S1、由碼接收多項式r(x)計算校正子；

S2、采用BM迭代算法，確定錯誤位置多項式σ(x)；

S3、確定錯誤估值函數；

S4、求解錯誤位置數和錯誤數值并進行糾錯。

進一步的，所述RS編碼的具體實現方法為：

設定義在GF(q^m)域上分組長度n＝q^m-1，糾錯個數為t，設計距離為δ的RS碼，m＝1，其可表示為RS(n，k)；其生成多項式g(x)以α,α²,…，α^2t為其全部的根，α為GF(q^m)域上的本原元；對于同參數的BCH碼，其生成多項式g(x)是以α,α²,…，α^2t為根的最低次數多項式，即為：

g(X)＝LCM{φ₁(X),φ₂(X),...,φ_2t(X)} 式A

因為最小多項式φ_i(X)＝X-αⁱ，則式A可計算得到：

g(X)＝(X-α)(X-α²)...(X-α^2t)＝g₀+g₁X+g₂X²+...+g_2t-1X^2t-1+X^2t 式B

其中g_i∈GF(q)0≤i<2t；由于X^q-1-1的根是α,α²,…，α^2t，因此X^q-1-1能夠被整除；所以用該生成多項式生成的RS碼有2t個校驗位，該碼的最小距離至少為2t+1。

進一步的，所述步驟S1中計算校正子的方法，具體如下：

校正子S＝[S₁,S₂,...,S_2t]＝[R₀,R₁,...,R_n-1]×H^T，其中H為監督矩陣，則矩陣式為：

R_i為碼接收多項式系數，將表達式帶入求解校正子公式中，采用Horner準則，將求解廣義牛頓恒等式，則伴隨式可等效為：

進一步的，所述步驟S2中，確定錯誤位置多項式σ(x)的方法，具體如下：

定義錯誤位置多項式其中σ₀＝1，σ(X)的系數σ_i與校正子分量S_i之間的關系為：