[發(fā)明專利]一種半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201710880697.X
• 申請日: 2017-09-26
• 公開（公告）號: CN107818947B
• 公開（公告）日: 2021-10-01
• 發(fā)明（設(shè)計）人: 韓廣濤;陸陽;周遜偉
• 申請（專利權(quán)）人: 杰華特微電子股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，在襯底上形成多晶硅，并在多晶硅的側(cè)面形成側(cè)墻；在襯底上淀積氧化物阻擋層；通過N+和P+的兩次光刻，分別刻蝕相應(yīng)位置的氧化物阻擋層并注入形成N+和P+區(qū)域；在N+和P+區(qū)域上方生長形成金屬硅化物層。本發(fā)明減少了光刻次數(shù)，節(jié)約了成本。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

為了減小MOS(Metal-Oxide-Silicon，金屬-氧化物-半導(dǎo)體)器件源/漏區(qū)的接觸電阻，會引入金屬硅化物(Silicide)工藝，即在源漏區(qū)之間的襯底上設(shè)置金屬硅化物層；為了減小多晶硅(Poly)的接觸電阻，會引入多晶硅化物(Polycide)工藝；在自對準(zhǔn)的CMOS(Complementary Metal-Oxide-Silicon，互補(bǔ)型金屬-氧化物-半導(dǎo)體)工藝中，將Silicide過程和Polycide過程同時完成而引入Salicide(Self-Aligned Silicide，自對準(zhǔn)金屬硅化物)工藝。

然而，在基于自對準(zhǔn)的CMOS工藝中，由于在制作多晶硅Poly高阻時，需要額外用金屬硅化物阻擋層(Salicide Block)光刻板來選擇性生長金屬硅化物，以增加了工序和成本。具體如圖1-6所示，示意了現(xiàn)有技術(shù)的半導(dǎo)體器件的制造方法的步驟。現(xiàn)有技術(shù)中在多晶硅柵(Poly)和側(cè)墻(Spacer)形成后，需要三次光刻和兩次注入形成N+注入，P+注入和金屬硅化物Salicide，具體步驟如圖1，2，3，4，5，6所示，分別通過N+，P+兩次光刻注入形成N+和P+區(qū)域，再通過淀積氧化物阻擋層并光刻形成生長Salicide的區(qū)域，然后去膠，利用標(biāo)準(zhǔn)的淀積、退火、刻蝕、退火工藝形成Salicide。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的是提供一種減少光刻次數(shù)的半導(dǎo)體器件及其制造方法，用于解決現(xiàn)有技術(shù)存在的增加工序和成本的技術(shù)問題。

為實現(xiàn)上述目的，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括以下步驟：

在襯底上形成多晶硅，并在多晶硅的側(cè)面形成側(cè)墻；

在襯底上淀積氧化物阻擋層；

通過N+和P+的兩次光刻，分別刻蝕相應(yīng)位置的氧化物阻擋層并注入形成N+和P+區(qū)域；

在N+和P+區(qū)域上方生長形成金屬硅化物層。

可選的，在形成N+和P+區(qū)域后，先去掉膠層，襯底表面淀積金屬層，并經(jīng)第一溫度退火，再刻蝕掉不需要的金屬層，然后經(jīng)第二溫度退火，上述過程中，所述金屬層與襯底表面的硅反應(yīng)，從而在N+和P+區(qū)域上方形成金屬硅化物層。

可選的，所述的第一溫度為450～600攝氏度，所述的第二溫度為750～900攝氏度。

可選的，在襯底中使用淺溝槽隔離結(jié)構(gòu)、場氧或小場氧進(jìn)行隔離。

本發(fā)明還提供一種半導(dǎo)體器件，由以下方法制成：

在襯底上形成多晶硅，并在多晶硅的側(cè)面形成側(cè)墻；

在襯底上淀積氧化物阻擋層；

通過N+和P+的兩次光刻，分別刻蝕相應(yīng)位置的氧化物阻擋層并注入形成N+和P+區(qū)域；

在N+和P+區(qū)域上方生長形成金屬硅化物層。

可選的，在形成N+和P+區(qū)域后，先去掉膠層，襯底表面淀積金屬層，并經(jīng)第一溫度退火，再刻蝕掉不需要的金屬層，然后經(jīng)第二溫度退火，上述過程中，所述金屬層與襯底表面的硅反應(yīng)，從而在N+和P+區(qū)域上方形成金屬硅化物層。