[發(fā)明專利]容忍老化的I/O驅(qū)動器

有效

• 申請?zhí)枺?/td>: 201710879760.8
• 申請日: 2017-09-26
• 公開（公告）號: CN108462488B
• 公開（公告）日: 2022-01-07
• 發(fā)明（設(shè)計）人: P·辛格
• 申請（專利權(quán)）人: 意法半導(dǎo)體國際有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

集成電路包括IO節(jié)點以及與其耦合的IO驅(qū)動器。IO驅(qū)動器具有：第一驅(qū)動電路，具有第一PMOS晶體管，第一PMOS晶體管具有被耦合到電源節(jié)點的源極以及被耦合以接收PMOS驅(qū)動信號的柵極；以及第一NMOS晶體管，具有被耦合到接地的源極、與第一PMOS晶體管的漏極耦合的漏極、以及被耦合以接收NMOS驅(qū)動信號的柵極。IO驅(qū)動器還具有：第二驅(qū)動電路，具有第二PMOS晶體管，第二PMOS晶體管具有被耦合到電源節(jié)點的源極以及被耦合以接收PMOS驅(qū)動信號的第一延遲版本的柵極；以及第二NMOS晶體管，具有與第二PMOS晶體管的漏極耦合的漏極、被耦合到接地的源極、以及被耦合以接收NMOS驅(qū)動信號的第一延遲版本的柵極。

技術(shù)領(lǐng)域

本公開涉及用于集成電路的I/O驅(qū)動器的領(lǐng)域，并且更具體地涉及容忍由熱載流子注入引起的老化效應(yīng)的I/O驅(qū)動器。

背景技術(shù)

半導(dǎo)體工業(yè)的進(jìn)步繼續(xù)提供較小的器件幾何形狀。隨著幾何形狀的減小，一些失效機(jī)制已變得更加顯著。對于亞微米范圍器件中器件故障最重要的因素之一是熱載流子注入(HCI)。HCI是將高能電荷注入到FET器件的柵極電介質(zhì)中、并且可能寄存在電介質(zhì)中的效應(yīng)。陷阱電荷可以隨時間累積，并影響晶體管的導(dǎo)通電壓和漏極電流，并且可以最終導(dǎo)致器件隨著時間的推移而劣化操作。

載流子注入是晶體管的源極和漏極之間的場強(qiáng)的函數(shù)。場強(qiáng)是源極和漏極溝道之間的物理距離和電壓差的函數(shù)。因此，半導(dǎo)體器件的幾何形狀的減小伴隨著器件的操作電壓的降低。多年前在5伏特電壓下操作的許多邏輯器件現(xiàn)在在3.3伏特或更低的電壓下操作。

因此，在許多現(xiàn)代集成電路中，核心電路通常在比I/O電路更低的電壓下操作。這提供了在更高的速度下運行、具有更低功耗的核心電路設(shè)計。然而，由于這種核心電路設(shè)計的最大操作電壓也較低，所以在沒有考慮特殊設(shè)計的情況下，這些器件可能不會直接與當(dāng)前已知的I/O電路一起使用。具體來說，I/O電路上的應(yīng)力必須被考慮和計算在內(nèi)，否則，由于HCI隨時間的劣化，會導(dǎo)致器件的操作受到負(fù)面影響。

因此，需要I/O電路的進(jìn)一步開發(fā)。

發(fā)明內(nèi)容

本發(fā)明內(nèi)容是為了介紹下面在詳細(xì)描述中進(jìn)一步描述的概念的選擇。本發(fā)明內(nèi)容并非旨在標(biāo)識所要求保護(hù)的主題的關(guān)鍵特征或基本特征，也非旨在用于幫助限制所要求保護(hù)的主題的范圍。

集成電路包括IO節(jié)點以及與其耦合的IO驅(qū)動器。IO驅(qū)動器具有：第一驅(qū)動電路，具有第一PMOS晶體管，第一PMOS晶體管具有被耦合到電源節(jié)點的源極以及被耦合以接收PMOS驅(qū)動信號的柵極；以及第一NMOS晶體管，具有被耦合到接地的源極、與第一PMOS晶體管的漏極耦合的漏極、以及被耦合以接收NMOS驅(qū)動信號的柵極。IO驅(qū)動器還具有：第二驅(qū)動電路，具有第二PMOS晶體管，第二PMOS晶體管具有被耦合到電源節(jié)點的源極以及柵極，柵極被耦合以接收PMOS驅(qū)動信號的第一延遲版本；以及第二NMOS晶體管，具有與第二PMOS晶體管的漏極耦合的漏極、被耦合到接地的源極、以及柵極，柵極被耦合以接收NMOS驅(qū)動信號的第一延遲版本。

第一電容器可以被耦合在第一PMOS晶體管的漏極和第一NMOS晶體管的漏極之間，并且第二電容器可以被耦合在第二PMOS晶體管的漏極和第二NMOS晶體管的漏極之間。

IO驅(qū)動器還可以包括：第三驅(qū)動電路，具有第三PMOS晶體管，第三PMOS晶體管具有被耦合到電源節(jié)點的源極、漏極、以及柵極，柵極被耦合以接收PMOS驅(qū)動信號的第二延遲版本；以及第三NMOS晶體管，具有與第三PMOS晶體管的漏極耦合的漏極、被耦合到接地的源極、以及被耦合以接收NMOS驅(qū)動信號的第二延遲版本的柵極。

第三電容器可以被耦合在第三PMOS晶體管的漏極和第三NMOS晶體管的漏極之間。