[發明專利]一種基于FPGA的攝像機海量圖像壓縮方法

在審

• 申請號: 201710876818.3
• 申請日: 2017-09-25
• 公開（公告）號: CN107509036A
• 公開（公告）日: 2017-12-22
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 成都精工華耀機械制造有限公司
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N19/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明主要涉及數字成像技術領域，尤其是高速成像技術領域，特指一種基于FPGA的攝像機海量圖像壓縮方法。

背景技術

視覺成像技術被廣泛應用軍事、工業、民用、消費等諸多領域。隨著數字成像技術的快速發展，圖像傳感器成像分辨率越來越大，圖像幀率越來越高，在成像過程中產生海量圖像信號，給圖像采集和存儲帶來巨大壓力。圖像數據是高度冗余的，這決定了其具有可壓縮性。因此，通過圖像壓縮，可以在保證一定信息量前提下，大幅降低圖像數據量，以利于圖像存儲與傳輸。

目前，在消費電子領域，多采用MPEG、H.264、H.265等壓縮格式對成像圖像進行壓縮。在工業視覺領域，特別是高速成像技術領域，上述圖像壓縮方法很難滿足攝像機海量圖像實時壓縮任務需求。

發明內容

本發明要解決的技術問題在于：現有圖像壓縮方法，存在計算復雜度高，難以滿足攝像機海量圖像實時壓縮需求。

為解決上述問題，本發明公開一種基于FPGA的攝像機海量圖像壓縮方法，其特征是：其特征在于：FPGA(1)與攝像機的圖像傳感器(2)直接連接，圖像傳感器(2)輸出場同步信號V、行同步信號H、像素時鐘CLK、像素數據D；FPGA(1)與存儲器(3)連接，存儲器(3)中存有圖像壓縮標記矩陣F，F的維數為w*h，其中w是采集圖像寬度、h為采集圖像高度，w、h的取值范圍為1～100000，F中元素取值為0或1；FPGA(1)以像素時鐘CLK作為圖像壓縮驅動時鐘，根據場同步信號V、行同步信號H，對輸入像素數量計數，并由此計算當前像素P的圖像坐標(i,j)，i的取值范圍為0～w-1，j的取值范圍為0～h-1；FPGA(1)讀取存儲器(3)中圖像壓縮標記矩陣F中第(i,j)個元素：F(i,j)，當F(i,j)＝0時，不采樣當前像素P，當F(i,j)＝1時，采樣當前像素P，其中F中元素的起始坐標為(0,0)；當完成一行圖像壓縮后，把當前行壓縮圖像存入存儲器(3)中；依次完成h行圖像像素壓縮，得到壓縮圖像；所述存儲器(3)包括FLASH、DDR、SD存儲芯片。

優選地，圖像壓縮標記矩陣F中元素F(i,j)取值是隨機的。

優選地，圖像壓縮標記矩陣F中元素F(i,j)取值滿足二項分布：

F(i,j)＝b(r)(1)

其中，b是二項分布函數，r是二項分布函數輸出值等于1的概率，r取值范圍為0～1；圖像壓縮率與二項分布b()的輸入參數r相等，通過調整r調整圖像壓縮率。

為保證每一行壓縮圖像中像素數量相等，使圖像壓縮標記矩陣F中所有行向量F(i,:)內元素之和S(i)相等，其中，F(i,:)是F第i行中所有元素構成的向量，i的取值范圍為0～h-1。當二項分布生成的圖像壓縮標記矩陣F中h個S(i)不相等時，取h個S(i)的均值M，并對M取整數得到M'；手動修改圖像壓縮標記矩陣F中行向量F(i,:)內元素，使F中所有S(i)＝M'；在修改過程中，修改的元素均勻散布于行向量F(i,:)中。

為提升FPGA圖像壓縮效率，在FPGA上設置2個雙口Block RAM緩存：Buffer A、Buffer B，其中Buffer A用于緩存圖像壓縮標記矩陣F中一行元素：F(i,:)，Buffer B用于緩存采集圖像壓縮后的一行像素；Buffer A的尺寸為：w bits；Buffer B的尺寸為m*w*d bits，其中d是攝像機成像像素位寬，取值范圍為1～100，m是圖像壓縮標記矩陣F中h個S(i)的最大值；Buffer A的第一個接口與存儲器(3)連接，用于讀取圖像壓縮標記矩陣F中一行元素F(i,:)，Buffer A的第二個接口用于同步讀取當前像素是否被丟棄的標記值f；Buffer B的第一個接口用于存儲壓縮后圖像，Buffer B的第二個接口與存儲器(3)連接，用于存儲壓縮的一行像素。

本發明FPGA圖像壓縮工作過程是：

像素時鐘CLK驅動圖像壓縮過程，設置圖像行計數器Cr、設置圖像列像素計數器Cc、Buffer B的第一接口地址計算器Cd；

所述計算器Cr、Cc、Cd為寄存器變量，對它們的更新在下一個時鐘周期才生效；

當檢測到場同步信號V無效時，從存儲器(3)中讀取圖像壓縮標記矩陣F中第0行元素F(0,:)，經Buffer A的第一接口存入Buffer A中；

當檢測到場同步信號V的下降沿時，使Cr＝0、Cc＝0，Cd＝0；

當檢測到行同步信號H的下降沿時，使Cc＝0、Cd＝0、累加Cr；