[發(fā)明專利]用于量子密鑰分發(fā)系統(tǒng)的同步裝置和同步方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710849802.3
• 申請(qǐng)日: 2017-09-20
• 公開（公告）號(hào): CN107508675A
• 公開（公告）日: 2017-12-22
• 發(fā)明（設(shè)計(jì)）人: 郝鵬磊;秦武;劉樹峰;周勝;宋紅巖;徐虎
• 申請(qǐng)（專利權(quán)）人: 安徽問天量子科技股份有限公司
• 主分類號(hào): H04L9/08
• 分類號(hào): H04L9/08;H04L7/00;H04J3/06;H04B10/70
• 代理公司: 南京蘇創(chuàng)專利代理事務(wù)所(普通合伙)32273
• 代理人: 何薇

1.一種用于量子密鑰分發(fā)系統(tǒng)的同步裝置，包括發(fā)送端和接收端，其特征在于：所述發(fā)送端包括第一主控單元、第一串行發(fā)送模塊、第一串行接收模塊和第一光模塊，所述接收端包括第二主控單元、第二串行發(fā)送模塊、第二串行接收模塊和第二光模塊，所述第一主控單元分別與第一串行發(fā)送模塊和第一串行接收模塊連接，所述第一串行發(fā)送模塊和第一串行接收模塊均與第一光模塊連接，所述第一光模塊通過單根光纖與第二光模塊連接，所述第二光模塊分別與第二串行發(fā)送模塊和第二串行接收模塊連接，所述第二串行發(fā)送模塊和第二串行接收模塊均與第二主控單元連接。

2.根據(jù)權(quán)利要求1所述的用于量子密鑰分發(fā)系統(tǒng)的同步裝置，其特征在于：所述第一串行發(fā)送模塊和第二串行發(fā)送模塊均包括第一FIFO存儲(chǔ)模塊、編碼模塊和串化器模塊，所述第一FIFO存儲(chǔ)模塊與第一主控單元或第二主控單元連接，所述串化器模塊與第一光模塊或第二光模塊連接，所述第一FIFO存儲(chǔ)模塊與編碼模塊連接，所述編碼模塊與串化器模塊連接。

3.根據(jù)權(quán)利要求2所述的用于量子密鑰分發(fā)系統(tǒng)的同步裝置，其特征在于：所述第一串行接收模塊和第二串行接收模塊均包括解串器模塊、數(shù)據(jù)對(duì)齊處理模塊、解碼模塊和第二FIFO存儲(chǔ)模塊，所述解串器模塊與所述第一光模塊或第二光模塊連接，所述第二FIFO存儲(chǔ)模塊與第一主控單元或第二主控單元連接，所述解串器模塊與數(shù)據(jù)對(duì)齊處理模塊連接，所述數(shù)據(jù)對(duì)齊處理模塊與解碼模塊連接，所述解碼模塊與第二FIFO存儲(chǔ)模塊連接。

4.根據(jù)權(quán)利要求3所述的用于量子密鑰分發(fā)系統(tǒng)的同步裝置，其特征在于：所述第二串行接收模塊還包括時(shí)鐘數(shù)據(jù)恢復(fù)電路模塊，所述第二光模塊通過時(shí)鐘數(shù)據(jù)恢復(fù)電路模塊與解串器模塊連接。

5.根據(jù)權(quán)利要求1所述的用于量子密鑰分發(fā)系統(tǒng)的同步裝置，其特征在于：所述發(fā)送端包括量子密鑰分發(fā)系統(tǒng)發(fā)送端，所述接收端包括量子密鑰分發(fā)系統(tǒng)接收端，所述量子密鑰分發(fā)系統(tǒng)發(fā)送端和量子密鑰分發(fā)系統(tǒng)接收端量子通信連接，所述第一主控單元與所述量子密鑰分發(fā)系統(tǒng)發(fā)送端電連接，所述第二主控單元與所述量子密鑰分發(fā)系統(tǒng)接收端電連接。

6.一種用于量子密鑰分發(fā)系統(tǒng)的同步裝置的同步方法，其特征在于：包括以下步驟：

步驟1:所述第一主控單元發(fā)送經(jīng)典通信數(shù)據(jù)到第一串行發(fā)送模塊；

步驟2：所述第一串行發(fā)送模塊內(nèi)的第一FIFO存儲(chǔ)模塊緩存經(jīng)典通信數(shù)據(jù)，該第一FIFO存儲(chǔ)模塊將緩存的經(jīng)典通信數(shù)據(jù)發(fā)送到第一串行發(fā)送模塊內(nèi)的編碼模塊，該編碼模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行8B/10B編碼；

步驟3：所述第一串行發(fā)送模塊內(nèi)的編碼模塊發(fā)送編碼后的經(jīng)典通信數(shù)據(jù)到串化器模塊，該串化器模塊將并行的經(jīng)典通信數(shù)據(jù)轉(zhuǎn)換成串行的經(jīng)典通信數(shù)據(jù)并發(fā)送串行的經(jīng)典通信數(shù)據(jù)到第一光模塊，第一光模塊將接收到的電信號(hào)轉(zhuǎn)換為光信號(hào)并通過單根光纖發(fā)送光信號(hào)到第二光模塊；

步驟4：第二光模塊將光信號(hào)轉(zhuǎn)換為電信號(hào)并發(fā)送串行的經(jīng)典通信數(shù)據(jù)到第二串行接收模塊內(nèi)的時(shí)鐘數(shù)據(jù)恢復(fù)電路模塊，該時(shí)鐘數(shù)據(jù)恢復(fù)電路模塊根據(jù)串行的經(jīng)典通信數(shù)據(jù)的沿邊跳變提取發(fā)送端的時(shí)鐘數(shù)據(jù)，將該時(shí)鐘數(shù)據(jù)作為同步時(shí)鐘并將該同步時(shí)鐘作為接收端的量子態(tài)制備的時(shí)鐘以及探測(cè)器觸發(fā)的時(shí)鐘；

步驟5：第二串行接收模塊內(nèi)的解串器模塊將串行的經(jīng)典通信數(shù)據(jù)轉(zhuǎn)為并行的經(jīng)典通信數(shù)據(jù)并將并行的經(jīng)典通信數(shù)據(jù)發(fā)送到第二串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊，該數(shù)據(jù)對(duì)齊處理模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行字對(duì)齊處理；

步驟6：第二串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊發(fā)送字對(duì)齊處理后的經(jīng)典通信數(shù)據(jù)到第二串行接收模塊內(nèi)的解碼模塊，該解碼模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行8B/10B譯碼，譯碼后的經(jīng)典通信數(shù)據(jù)存儲(chǔ)在第二串行接收模塊內(nèi)的第二FIFO存儲(chǔ)模塊內(nèi)，該第二FIFO存儲(chǔ)模塊將緩存的經(jīng)典通信數(shù)據(jù)發(fā)送到第二主控單元；

步驟7：第二主控單元判斷接收到的經(jīng)典通信數(shù)據(jù)與預(yù)先設(shè)定的對(duì)齊碼是否一致，如果不一致，第二主控單元控制第二串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊對(duì)經(jīng)典通信數(shù)據(jù)再次進(jìn)行字對(duì)齊處理，返回執(zhí)行步驟6，如果一致，則結(jié)束。

7.根據(jù)權(quán)利要求6所述的用于量子密鑰分發(fā)系統(tǒng)的同步裝置的同步方法，其特征在于：還包括以下步驟：

步驟a:所述第二主控單元發(fā)送經(jīng)典通信數(shù)據(jù)到第二串行發(fā)送模塊；

步驟b：所述第二串行發(fā)送模塊內(nèi)的第一FIFO存儲(chǔ)模塊緩存經(jīng)典通信數(shù)據(jù)，該第一FIFO存儲(chǔ)模塊將緩存的經(jīng)典通信數(shù)據(jù)發(fā)送到第二串行發(fā)送模塊內(nèi)的編碼模塊，該編碼模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行8B/10B編碼；

步驟c：第二串行發(fā)送模塊內(nèi)的編碼模塊發(fā)送編碼后的經(jīng)典通信數(shù)據(jù)到第二串行發(fā)送模塊內(nèi)的串化器模塊，該串化器模塊將并行的經(jīng)典通信數(shù)據(jù)轉(zhuǎn)換成串行的經(jīng)典通信數(shù)據(jù)并發(fā)送串行的經(jīng)典通信數(shù)據(jù)到第二光模塊，第二光模塊將接收到的電信號(hào)轉(zhuǎn)換為光信號(hào)并通過單根光纖發(fā)送光信號(hào)到第一光模塊；

步驟d：第一光模塊將光信號(hào)轉(zhuǎn)換為電信號(hào)并發(fā)送串行的經(jīng)典通信數(shù)據(jù)到第一串行接收模塊，第一串行接收模塊內(nèi)的解串器模塊將串行的經(jīng)典通信數(shù)據(jù)轉(zhuǎn)為并行的經(jīng)典通信數(shù)據(jù)并發(fā)送并行的經(jīng)典通信數(shù)據(jù)到第一串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊，該數(shù)據(jù)對(duì)齊處理模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行字對(duì)齊處理；

步驟e：第一串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊發(fā)送字對(duì)齊處理后的經(jīng)典通信數(shù)據(jù)到第一串行接收模塊內(nèi)的解碼模塊，該解碼模塊對(duì)經(jīng)典通信數(shù)據(jù)進(jìn)行8B/10B譯碼，譯碼后的經(jīng)典通信數(shù)據(jù)存儲(chǔ)在第一串行接收模塊內(nèi)的第二FIFO存儲(chǔ)模塊內(nèi)，該第二FIFO存儲(chǔ)模塊將經(jīng)典通信數(shù)據(jù)發(fā)送到第一主控單元；

步驟f：第一主控單元判斷接收到的經(jīng)典通信數(shù)據(jù)與預(yù)先設(shè)定的對(duì)齊碼是否一致，如果不一致，第一主控單元控制第一串行接收模塊內(nèi)的數(shù)據(jù)對(duì)齊處理模塊對(duì)經(jīng)典通信數(shù)據(jù)再次進(jìn)行字對(duì)齊處理，返回執(zhí)行步驟e，如果一致，則結(jié)束。