[發明專利]非易失性存儲器中的處理器

有效

• 申請號: 201710833388.7
• 申請日: 2017-09-15
• 公開（公告）號: CN108269601B
• 公開（公告）日: 2021-09-03
• 發明（設計）人: L.V.卡格尼尼;V.A.杜貝科
• 申請（專利權）人: 西部數據技術公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

在一個示例中，計算系統包括設備，該設備包括：被劃分為多個可選位置的非易失性存儲器，在非易失性存儲器中的每個位被配置為具有被獨立地更改的對應數據，其中可選位置被分組為多個數據行；以及一個或多個處理單元，其被耦合到非易失性存儲器，處理單元的每一個與多個數據行中的數據行相關聯，并且處理單元的每一個被配置為基于在多個數據行中的關聯數據行中的數據來計算對應結果，其中非易失性存儲器被配置為基于對應結果來將數據選擇性地寫入關聯數據行的可選位置中，該可選位置被保留以存儲來自與關聯數據行相關聯的處理單元的計算結果。

技術領域

本公開一般涉及存儲器領域，更具體地，涉及非易失性存儲器中的處理器。

背景技術

在消費者、工業、軍事和航空領域的所有現有設備中使用的存儲器設備可以由非易失性存儲器或易失性存儲器組成。非易失性存儲器與易失性存儲器之間的主要區別是非易失性存儲器在不需要持續電源的情況下能夠保留數據。通常，可以從非易失性存儲器讀取數據，傳輸該數據并在易失性存儲器中暫時存儲該數據，然后使用處理單元來操縱數據，并將結果存儲回到非易失性存儲器中。通常，可能期望增加上述操作的總體速度。然而，可能由硬件帶寬(例如，其中例如指令提取和數據操作不能同時在一個共享存儲器總線上發生的馮諾依曼瓶頸)而在速度上限制了將數據從非易失性存儲器傳輸到易失性存儲器用于數據操縱。因此，需要新的處理單元和存儲器架構來克服這個限制。

發明內容

在一個示例中，計算系統包括設備，該設備包括：非易失性存儲器，其被劃分為多個可選位置，非易失性存儲器中的每個位被配置為具有被獨立地更改的對應數據，其中可選位置被分組為多個數據行(data line)；以及一個或多個處理單元，其被耦合到非易失性存儲器，處理單元的每一個與多個數據行中的數據行相關聯，并且處理單元的每一個被配置為基于在多個數據行中的關聯數據行中的數據來計算對應結果，其中非易失性存儲器被配置為基于對應結果來將數據選擇性地寫入關聯數據行的可選位置中，這些可選位置被保留以存儲來自與關聯數據行相關聯的處理單元的計算結果。

在另一示例中，一種方法包括由被耦合到非易失性存儲器的一個或多個處理單元的特定處理單元、并且基于在與處理單元相關聯的多個數據行的特定數據行中的數據計算對應結果，該非易失性存儲器被劃分為被分組為多個數據行的多個可選位置，其中非易失性存儲器中的每個可選位置被配置為被獨立地編程和擦除，其中處理單元的每個處理單元與多個數據行中的數據行相關聯，并且其中一個或多個處理單元和非易失性存儲器被包括在相同芯片上。在該示例中，方法還包括基于對應結果來選擇性地更改在特定數據行的可選位置中的數據，這些可選位置被保留以存儲來自與特定數據行相關聯的處理單元的計算結果。

在另一示例中，存儲器設備中的處理器包括多個裝置，其用于基于在數據行中的數據來計算對應結果，該數據行的每一個包括被劃分為多個可選位置的非易失性存儲器的一個或多個可選位置，其中非易失性存儲器中的每個可選位置被配置為被獨立地編程和擦除，其中用于計算的多個裝置的每一個與多個數據行中的數據行相關聯，并且其中用于計算的多個裝置和非易失性存儲器被包括在相同芯片上；以及用于基于對應結果來選擇性地更改在數據行的所選擇的位置中的數據，這些所選擇的位置被保留以存儲來自與數據行相關聯的用于計算的裝置的計算結果。

在附圖和下面的描述中闡述本公開中描述的技術的一個或多個示例的細節。該技術的其它特征、對象和優點將從說明書和附圖以及從權利要求書中變得顯而易見。

附圖說明

圖1是示出根據本公開的一個或多個技術的包括多個在非易失性存儲存儲器設備中的處理器(processor in non-volatile storage memory，PiNVSM)的示例系統的概念和示意框圖。

圖2是示出根據本公開的一個或多個技術的示例數據處理單元(data processingunit，DPU)的進一步細節的框圖。

圖3是示出根據本公開的一個或多個技術的示例數據處理單元(DPU)的進一步細節的框圖。