[發明專利]數據處理系統

在審

• 申請號: 201710824555.1
• 申請日: 2013-02-05
• 公開（公告）號: CN107707225A
• 公開（公告）日: 2018-02-16
• 發明（設計）人: 川上史樹;矢田直樹;綱川裕之
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H03K5/14
• 分類號: H03K5/14;H03M1/12
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 肖靖

1.一種數據處理系統，包括：

至少第1模擬端口和第2模擬端口；

至少第1假想通道、第2假想通道和第3假想通道；

第1寄存器，存儲模擬端口和假想通道之間的對應信息；

第2寄存器，存儲指針信息以選擇假想通道中的一個；

選擇器，基于所述對應信息和所述指針信息，選擇模擬端口中的一個；以及

A/D變換部，將選擇出的模擬端口的值變換為數字值，

其中，所述對應信息包括所述第1模擬端口和所述第1假想通道之間的第1信息、所述第1模擬端口和所述第2假想通道之間的第2信息以及所述第2模擬端口和所述第3假想通道之間的第3信息，

其中，當所述指針信息指示第1信息時，所述A/D變換部通過所述第1模擬端口變換所述第1假想通道的值，

其中，當所述指針信息指示第2信息時，所述A/D變換部通過所述第1模擬端口變換所述第2假想通道的值，

其中，當所述指針信息指示第3信息時，所述A/D變換部通過所述第2模擬端口變換所述第3假想通道的值。

2.根據權利要求1所述的數字處理系統，其中模擬端口中的一個能夠分配給2個不同的假想通道。

3.根據權利要求1所述的數字處理系統，其中，所述第2寄存器存儲開始指針和結束指針作為所述指針信息，

其中，所述選擇器連續地按順序從與所述開始指針相關聯的假想通道到與所述結束指針相關聯的假想通道選擇每個假想通道，并選擇與每個選擇出的假想通道對應的每個模擬端口。

4.根據權利要求3所述的數字處理系統，

其中，所述第2寄存器還存儲重復次數，

其中，組由選擇出的模擬端口組成，

其中，所述選擇器對所述組重復地選擇所述重復次數次。

5.根據權利要求1所述的數字處理系統，

其中，所述第1寄存器還針對每個假想通道存儲延遲信息，

其中，在模擬端口中的一個被選擇之后，基于與選擇出的模擬端口對應的所述假想通道的延遲信息，所述A/D變換部的變換被延遲。

6.根據權利要求1所述的數字處理系統，其中，所述第1假想通道與第1模擬信號源連接，所述第2假想通道與第2模擬信號源連接，所述第3假想通道與第3模擬信號源連接。

7.一種數據處理系統，包括：

至少第1假想通道、第2假想通道和第3假想通道；

第1選擇器，具有第1模擬端口和第2模擬端口，所述第1模擬端口與所述第1假想通道連接，所述第2模擬端口與所述第2假想通道連接；以及

微控制單元(MCU)，具有第3模擬端口和第4模擬端口，所述第1選擇器與所述第3模擬端口連接，所述微控制單元包括：

第1寄存器，存儲所述模擬端口和所述假想通道之間的對應信息；

第2寄存器，存儲指針信息以選擇假想通道中的一個；以及

A/D變換部，

其中，所述微控制單元基于所述對應信息和所述指針信息選擇所述第3模擬端口和所述第4模擬端口中的一個，A/D變換部將選擇出的模擬端口的值變換為數字值，

其中，所述對應信息包括所述第3模擬端口和所述第1假想通道之間的第1信息、所述第3模擬端口和所述第2假想通道之間的第2信息以及所述第4模擬端口和所述第3假想通道之間的第3信息，

其中，當所述指針信息指示第1信息時，所述A/D變換部通過所述第1選擇器和所述第3模擬端口變換所述第1假想通道的值，

其中，當所述指針信息指示第2信息時，所述A/D變換部通過所述第1選擇器和所述第3模擬端口變換所述第2假想通道的值，

其中，當所述指針信息指示第3信息時，所述A/D變換部通過所述第4模擬端口而非所述第1選擇器變換所述第3假想通道的值。

8.根據權利要求7所述的數字處理系統，

其中，所述微控制單元還包括第2選擇器，該第2選擇器選擇所述第3模擬端口和所述第4模擬端口中的一個，

其中，所述微控制單元通過所述第1選擇器和所述第2選擇器選擇所述第1假想通道和所述第2假想通道中的一個，并且基于所述對應信息和所述指針信息，通過所述第2選擇器選擇所述第3假想通道。