[發明專利]柵極驅動電路

有效

• 申請號: 201710817255.0
• 申請日: 2017-09-12
• 公開（公告）號: CN107564473B
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 張盛東;廖聰維;馬一華
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: G09G3/3225
• 分類號: G09G3/3225;G11C19/28
• 代理公司: 11592 北京天馳君泰律師事務所
• 代理人: 沈超

1.一種移位寄存器單元電路，包括：

編程模塊和補償模塊，交替向所述移位寄存器的單元電路輸出端提供掃描信號；

其中所述編程模塊被配置為在數個時鐘信號和第一模式使能信號

(M_mode)的控制下將第一時鐘信號(CK1)傳輸到所述移位寄存器單元電路輸出端；

所述補償模塊被配置為在第二模式使能信號(S_mode)和重置信號(RST)的控制下將第二時鐘信號(LC)傳輸到所述移位寄存器單元電路輸出端；

其中所述第一時鐘信號(CK1)的頻率高于所述第二時鐘信號(LC)的頻率。

2.如權利要求1所述的移位寄存器單元電路，其中所述編程模塊包括編程輸入控制子模塊，編程輸出驅動子模塊，以及編程下拉和維持子模塊；其中

所述編程輸入控制子模塊被配置為在第三時鐘信號(CK4)和所述第一模式使能信號(M_mode)的控制下將接收到的輸入信號(ST)傳輸給所述編程輸出驅動子模塊；

所述編程輸出驅動子模塊，耦合在所述第一時鐘信號(CK1)輸入端和所述移位寄存器單元電路輸出端之間，被配置為在所述編程輸入控制子模塊的控制下將所述第一時鐘信號(CK1)傳輸到所述移位寄存器單元電路輸出端；以及

所述編程下拉和維持子模塊被配置為在第四時鐘信號(CK3)和所述第一模式使能信號(M_mode)的控制下將所述移位寄存器單元電路輸出端下拉并維持在低電平。

3.如權利要求1所述的移位寄存器單元電路，其中所述補償模塊包括補償輸入控制子模塊，補償輸出驅動子模塊，以及補償下拉和維持子模塊；其中

所述補償輸入控制子模塊被配置為在輸入信號(ST)和/或所述第二模式使能信號(S_mode)的控制下將所述輸入信號(ST)或所述第二模式使能信號(S_mode)傳輸給所述補償輸出驅動子模塊；

所述補償輸出驅動子模塊，耦合在所述第二時鐘信號(LC)輸入端和所述移位寄存器單元電路輸出端之間，被配置為在所述補償輸入控制子模塊的控制下將所述第二時鐘信號(LC)傳輸到所述移位寄存器單元電路輸出端；以及

所述補償下拉和維持子模塊被配置為在所述第二模式使能信號

(S_mode)和所述重置信號(RST)的控制下將所述移位寄存器單元電路輸出端下拉并維持在低電平。

4.如權利要求2所述的移位寄存器單元電路，其中

所述編程輸入控制子模塊包括，

第一晶體管(S31)，其第一極被配置為接收所述輸入信號，其第三極被配置為接收所述第三時鐘信號(CK4)；

第二晶體管(S32)，其第一極耦合到所述第一晶體管(S31)的第二極，

其第三極被配置為接收所述第一模式使能信號(M_mode)，其第二極耦合到所述編程輸出驅動子模塊；

所述編程輸出驅動子模塊包括，

第三晶體管(S33)，其第一極被配置為接收所述第一時鐘信號(CK1)，

其第三極耦合到所述第二晶體管(S32)的源極，其第二極耦合到所述移位寄存器單元電路輸出端；

所述編程下拉和維持子模塊包括，

第四晶體管(S35)，其第一極耦合到所述移位寄存器單元電路輸出端，

其第三極配置為接收第四時鐘信號(CK3)；

第五晶體管(S36)，其第一極耦合到所述第四晶體管(S35)第二極，其第三極配置為接收所述第一模式使能信號(M_mode)，其第二極耦合到低電平。

5.如權利要求3所述的移位寄存器單元電路，其中

所述補償輸出驅動子模塊包括

第六晶體管(C32)，其第一極被配置為接收第二時鐘信號(LC)，其第三極耦合到所述補償輸入控制子模塊，其第二極耦合到所述移位寄存器單元電路輸出端；

所述補償下拉和維持子模塊包括

第七晶體管(C36)，其第一極耦合到所述第六晶體管(C32)的第二極，

其第三極被配置為接收所述第二模式使能信號(S_mode)；

第八晶體管(C37)，其第一極耦合到所述第七晶體管(C36)的第二極，

其第三極被配置為接收所述重置信號(RST)，其第二極耦合到低電平。