[發(fā)明專利]一種高速延遲鎖相環(huán)及其自動(dòng)頻率校準(zhǔn)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710790904.2
• 申請(qǐng)日: 2017-09-05
• 公開（公告）號(hào): CN107565959A
• 公開（公告）日: 2018-01-09
• 發(fā)明（設(shè)計(jì)）人: 劉文;王軍寧;曹淑新
• 申請(qǐng)（專利權(quán)）人: 英特格靈芯片（天津）有限公司
• 主分類號(hào): H03L7/081
• 分類號(hào): H03L7/081;H03L7/18
• 代理公司: 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所11309
• 代理人: 陳霽

技術(shù)領(lǐng)域

本發(fā)明屬于高速接口數(shù)據(jù)傳輸領(lǐng)域，主要用于高速接口電路中正交時(shí)鐘的產(chǎn)生，涉及一種高速延遲鎖相環(huán)及其自動(dòng)頻率校準(zhǔn)方法。

背景技術(shù)

隨著亞微米、超深亞微米技術(shù)的發(fā)展，超大規(guī)模集成電路和系統(tǒng)集成技術(shù)的日益成熟，芯片的集成規(guī)模越來越大、工作速度也越來越快，這使得作為芯片重要組成部分的片內(nèi)時(shí)鐘的質(zhì)量更為重要。因?yàn)闊o(wú)條件穩(wěn)定的延遲鎖相環(huán)具有“零延遲”、低噪聲、低抖動(dòng)以及易于設(shè)計(jì)的特點(diǎn)，適合應(yīng)用于大規(guī)模高速芯片的時(shí)鐘同步。近年來，以延遲鎖相環(huán)作為時(shí)鐘分布的技術(shù)已經(jīng)廣泛應(yīng)用于現(xiàn)場(chǎng)可編程門陣列、微處理器等芯片中。

在高速接口電路中，常使用正交時(shí)鐘參與時(shí)鐘數(shù)據(jù)恢復(fù)。產(chǎn)生正交時(shí)鐘的實(shí)現(xiàn)方式有二分頻器，多相濾波器等。當(dāng)數(shù)據(jù)速率高達(dá)每秒十幾、二十幾吉位(Gbps)時(shí)，采用上述方法實(shí)現(xiàn)正交時(shí)鐘就比較困難。

發(fā)明內(nèi)容

為了克服在高速接口電路中難產(chǎn)生穩(wěn)定的正交時(shí)鐘，本發(fā)明使用高速延遲鎖相環(huán)的方法實(shí)現(xiàn)，同時(shí)提出一種自動(dòng)頻率校準(zhǔn)方法，用于對(duì)高速延遲鎖相環(huán)進(jìn)行正確的延遲頻帶選擇，選擇出適合于當(dāng)前應(yīng)用環(huán)境下的合適頻帶，然后再通過高速延遲鎖相環(huán)的閉環(huán)特性進(jìn)行環(huán)路鎖定，從而得到穩(wěn)定的正交時(shí)鐘輸出。

為實(shí)現(xiàn)上述目的，本發(fā)明一方面提供了一種高速延遲鎖相環(huán)，包括自動(dòng)頻率校準(zhǔn)算法模塊、延遲單元鏈、四分頻器、鑒相器、采樣電路、電荷泵、濾波器、電壓調(diào)節(jié)器和偏置電壓產(chǎn)生電路；自動(dòng)頻率校準(zhǔn)算法模塊，用于獲取采樣電路輸出的采樣結(jié)果，采樣結(jié)果包括四分頻器分頻后的輸入時(shí)鐘和延遲時(shí)鐘；以及設(shè)置電壓調(diào)節(jié)器的輸出電壓和偏置電壓產(chǎn)生電路的輸出；延遲單元鏈,用于根據(jù)電壓調(diào)節(jié)器的輸出電壓、濾波器的延遲控制電壓和高速時(shí)鐘生成輸入時(shí)鐘和延遲時(shí)鐘；四分頻器，用于對(duì)輸入時(shí)鐘和延遲時(shí)鐘分別進(jìn)行兩次二分頻，從而完成四分頻的降速，使輸入時(shí)鐘和延遲時(shí)鐘的速度降至鑒相器能夠正確處理的速度；鑒相器，用于對(duì)降速后的輸入時(shí)鐘和延遲時(shí)鐘進(jìn)行鑒相，并向電荷泵輸出相應(yīng)地相位誤差信號(hào)；電荷泵，用于將相位誤差信號(hào)轉(zhuǎn)換成電流信號(hào)，濾波器根據(jù)電流信號(hào)生成延遲控制電壓。

優(yōu)選地，延遲單元鏈采用多級(jí)延遲可變的反相器構(gòu)成鏈路，反相器的延遲時(shí)間通過電壓調(diào)節(jié)器的輸出電壓和濾波器的延遲控制電壓分別進(jìn)行調(diào)節(jié)，電壓調(diào)節(jié)器的輸出電壓對(duì)應(yīng)延遲粗調(diào)，濾波器的延遲控制電壓對(duì)應(yīng)延遲細(xì)調(diào)。

優(yōu)選地，鑒相器對(duì)降速以后的輸入時(shí)鐘和延遲時(shí)鐘進(jìn)行鑒相，判斷相位超前還是滯后，輸出相位誤差信號(hào)給電荷泵。

優(yōu)選地，電荷泵將鑒相器輸出的相位誤差信號(hào)轉(zhuǎn)換成模擬電流量，輸出給后級(jí)的濾波器。

優(yōu)選地，電壓調(diào)節(jié)器的輸出作為延遲單元鏈的電源電壓，不同的電源電壓對(duì)應(yīng)延遲鏈路不通的延遲頻帶，通過選擇不同的電源電壓值，確定適合當(dāng)前輸入頻率的延遲頻帶。

優(yōu)選地，偏置電壓產(chǎn)生電路用于自動(dòng)頻率校準(zhǔn)過程中產(chǎn)生兩個(gè)高低控制電壓，VH和VL，對(duì)控制電壓進(jìn)行設(shè)置。

優(yōu)選地，采樣電路用于將分頻后的輸入時(shí)鐘和延遲時(shí)鐘進(jìn)行相互采樣，從而確定兩個(gè)時(shí)鐘的先后關(guān)系，將采樣結(jié)果輸出給自動(dòng)頻率校準(zhǔn)算法模塊進(jìn)行判斷，進(jìn)而確定頻帶的選擇。

另一方面提供了一種自動(dòng)頻率校準(zhǔn)方法，包括以下步驟：設(shè)置電壓調(diào)節(jié)器的輸出電壓和偏置電壓產(chǎn)生電路的輸出；獲取降速后的輸入時(shí)鐘和延遲時(shí)鐘的采樣結(jié)果；根據(jù)采樣結(jié)果，選定當(dāng)前輸入時(shí)鐘頻率所需要的延遲頻帶，完成自動(dòng)頻率校準(zhǔn)。

本發(fā)明利用一種自動(dòng)頻率校準(zhǔn)方法，用于對(duì)高速延遲鎖相環(huán)進(jìn)行正確的延遲頻帶選擇，選擇出適合于當(dāng)前應(yīng)用環(huán)境下的合適頻帶，然后再通過高速延遲鎖相環(huán)的閉環(huán)特性進(jìn)行環(huán)路鎖定，從而得到穩(wěn)定的正交時(shí)鐘輸出。

附圖說明

圖1為本發(fā)明高速延遲鎖相環(huán)整體結(jié)構(gòu)框圖；

圖2為本發(fā)明自動(dòng)頻率校準(zhǔn)方法示意圖；

圖3為本發(fā)明自動(dòng)頻率校準(zhǔn)采樣結(jié)果為00時(shí)的時(shí)序示意圖；

圖4為本發(fā)明自動(dòng)頻率校準(zhǔn)采樣結(jié)果為01時(shí)的時(shí)序示意圖；

圖5為本發(fā)明自動(dòng)頻率校準(zhǔn)采樣結(jié)果為11時(shí)的時(shí)序示意圖。

具體實(shí)施方式

下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。

圖1為本發(fā)明高速延遲鎖相環(huán)整體結(jié)構(gòu)框圖。

如圖1所示，高速延遲鎖相環(huán)，包括：自動(dòng)頻率校準(zhǔn)算法模塊、延遲單元鏈、四分頻器、鑒相器、采樣電路、電荷泵、濾波器、電壓調(diào)節(jié)器和偏置電壓產(chǎn)生電路。