[發(fā)明專利]一種基于寄存器訪問沖突檢測(cè)的DSP指令模擬方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710761786.2
• 申請(qǐng)日: 2017-08-30
• 公開（公告）號(hào): CN107589960B
• 公開（公告）日: 2020-07-24
• 發(fā)明（設(shè)計(jì)）人: 張西超;顧斌;虞礪琨;滕俊元;朱倩;冀會(huì)芳;趙歡;鄭小萌;王輝
• 申請(qǐng)（專利權(quán)）人: 北京軒宇信息技術(shù)有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38
• 代理公司: 中國(guó)航天科技專利中心 11009
• 代理人: 任林沖

1.一種基于寄存器訪問沖突檢測(cè)的DSP指令模擬方法，具體步驟為：

S1、模擬指令時(shí)，初始化狀態(tài)為快速模式，在快速模式下模擬指令時(shí)，不模擬處理器中指令執(zhí)行時(shí)的流水線特征，在一個(gè)仿真周期中一次性完成指令的操作數(shù)讀取、運(yùn)算和運(yùn)算結(jié)果的寫入全部操作；

S2、當(dāng)模擬執(zhí)行時(shí)遇到被標(biāo)記為存在寄存器訪問沖突的指令，設(shè)置運(yùn)行模式為周期模式，并在該模式下模擬指令；

S3、在周期模式下模擬指令時(shí)，對(duì)于被標(biāo)記為存在寄存器訪問沖突的指令，按照處理器中指令執(zhí)行時(shí)的流水線特征，在特定周期逐項(xiàng)完成指令的操作數(shù)讀取、運(yùn)算和運(yùn)算結(jié)果的寫入操作；

S4、當(dāng)周期模式下執(zhí)行的指令已經(jīng)全部模擬執(zhí)行完成時(shí)，重新切換到S1中快速模式下模擬指令。

2.如權(quán)利要求1所述的一種基于寄存器訪問沖突檢測(cè)的DSP指令模擬方法，其特征在于，S2中寄存器訪問沖突檢測(cè)的方法為：

S2.1、在首次執(zhí)行到某個(gè)地址時(shí)，首先確定該地址并行執(zhí)行的指令條數(shù)n，其中n的有效范圍是1～8，轉(zhuǎn)下一步；

S2.2、對(duì)于并行的n條指令，按照指令地址由低到高的順序掃描，如果低地址指令的目的寄存器被作為高地址指令源寄存器使用，則標(biāo)記低地址指令存在寄存器訪問沖突，轉(zhuǎn)下一步；

S2.3、對(duì)于并行的n條指令中未標(biāo)記為沖突的指令，如果延遲周期為零，則標(biāo)記為不存在寄存器訪問沖突，轉(zhuǎn)下一步；

S2.4、對(duì)于并行的n條指令中未被標(biāo)記的指令，分別掃描與并行指令延遲周期內(nèi)順序相鄰的指令，如果其延遲周期內(nèi)存在跳轉(zhuǎn)指令，或者目的寄存器被其他指令作為源寄存器，則標(biāo)記指令存在寄存器訪問沖突，否則，標(biāo)記為不存在寄存器訪問沖突，轉(zhuǎn)下一步；

S2.5、緩存并行的n條指令的寄存器訪問沖突檢查結(jié)果，模擬執(zhí)行指令時(shí)，通過查詢緩存，獲得指令的寄存器訪問沖突標(biāo)記信息。

3.如權(quán)利要求2所述的一種基于寄存器訪問沖突檢測(cè)的DSP指令模擬方法，其特征在于，指令目的寄存器為指令執(zhí)行時(shí)所修改的寄存器，指令源寄存器為指令執(zhí)行時(shí)所讀取的寄存器。