[發(fā)明專利]存儲(chǔ)器裝置及其數(shù)據(jù)讀取方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710754486.1
• 申請(qǐng)日: 2017-08-29
• 公開（公告）號(hào): CN109087677B
• 公開（公告）日: 2022-01-04
• 發(fā)明（設(shè)計(jì)）人: 黃科穎;蘇騰
• 申請(qǐng)（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號(hào): G11C16/26
• 分類號(hào): G11C16/26
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發(fā)明提供一種存儲(chǔ)器裝置及其數(shù)據(jù)讀取方法。該存儲(chǔ)器裝置包括：存儲(chǔ)器陣列；地址產(chǎn)生器，產(chǎn)生一地址信號(hào)；數(shù)據(jù)存取電路，耦接存儲(chǔ)器陣列與地址產(chǎn)生器，依據(jù)一外部時(shí)脈信號(hào)以及地址信號(hào)對(duì)存儲(chǔ)器陣列進(jìn)行讀取操作，以輸出一讀取數(shù)據(jù)，讀取操作包括多個(gè)操作程序；以及虛擬電路，耦接數(shù)據(jù)存取電路與地址產(chǎn)生器，依據(jù)地址信號(hào)執(zhí)行多個(gè)操作程序，以分別估算數(shù)據(jù)存取電路完成各操作程序的時(shí)間點(diǎn)，其中虛擬電路于完成一操作程序時(shí)致能數(shù)據(jù)存取電路執(zhí)行下一操作程序。

技術(shù)領(lǐng)域

本發(fā)明涉及一種電子裝置，尤其涉及一種存儲(chǔ)器裝置及其數(shù)據(jù)讀取方法。

背景技術(shù)

由于較少的腳位數(shù)及簡(jiǎn)單的介面，串列快閃存儲(chǔ)器已經(jīng)變得普遍。一般來說，串列快閃存儲(chǔ)器為基于外部提供的時(shí)脈信號(hào)來進(jìn)行操作，例如存取地址的變化、數(shù)據(jù)感測(cè)、錯(cuò)誤校正以及數(shù)據(jù)暫存等等的操作時(shí)間皆基于外部提供的時(shí)脈信號(hào)決定。在部分的存儲(chǔ)器裝置中，在輸出第一筆讀取數(shù)據(jù)前，可分配多個(gè)周期數(shù)的虛擬時(shí)脈(dummy clock)進(jìn)行數(shù)據(jù)鎖存，以提高讀取數(shù)據(jù)的速度。

由于對(duì)應(yīng)不同規(guī)格的存儲(chǔ)器裝置所使用的虛擬時(shí)脈的周期數(shù)可能不同，在虛擬時(shí)脈的周期數(shù)較少的情形下，分配存儲(chǔ)器操作時(shí)程的難度將提高。例如，部分的存儲(chǔ)器操作所需的操作時(shí)間可能短于被分配到的時(shí)脈周期數(shù)，然由于存儲(chǔ)器的操作為基于外部提供的時(shí)脈信號(hào)來進(jìn)行，仍需分配足夠的時(shí)脈周期數(shù)來進(jìn)行存儲(chǔ)器操作，如此將造成時(shí)間的浪費(fèi)，進(jìn)而降低存儲(chǔ)器裝置的讀取效率。

發(fā)明內(nèi)容

本發(fā)明提供一種存儲(chǔ)器裝置及其數(shù)據(jù)讀取方法，可有效地提高存儲(chǔ)器裝置的讀取效率。

本發(fā)明的存儲(chǔ)器裝置包括存儲(chǔ)器陣列、地址產(chǎn)生器、數(shù)據(jù)存取電路以及虛擬電路。地址產(chǎn)生器產(chǎn)生地址信號(hào)。數(shù)據(jù)存取電路耦接存儲(chǔ)器陣列與地址產(chǎn)生器，依據(jù)外部時(shí)脈信號(hào)以及地址信號(hào)對(duì)存儲(chǔ)器陣列進(jìn)行讀取操作，以輸出讀取數(shù)據(jù)，讀取操作包括多個(gè)操作程序。虛擬電路耦接數(shù)據(jù)存取電路與地址產(chǎn)生器，依據(jù)地址信號(hào)執(zhí)行操作程序，以分別估算數(shù)據(jù)存取電路完成各操作程序的時(shí)間點(diǎn)，其中虛擬電路于完成操作程序時(shí)致能數(shù)據(jù)存取電路執(zhí)行下一操作程序。

本發(fā)明還提供一種存儲(chǔ)器裝置的數(shù)據(jù)讀取方法，其中存儲(chǔ)器裝置包括存儲(chǔ)器陣列、地址產(chǎn)生器以及數(shù)據(jù)存取電路，地址產(chǎn)生器產(chǎn)生地址信號(hào)，數(shù)據(jù)存取電路依據(jù)外部時(shí)脈信號(hào)以及地址信號(hào)對(duì)存儲(chǔ)器陣列進(jìn)行讀取操作，以輸出讀取數(shù)據(jù)，讀取操作包括多個(gè)操作程序，存儲(chǔ)器裝置的數(shù)據(jù)讀取方法包括下列步驟。提供虛擬電路，虛擬電路依據(jù)地址信號(hào)開始執(zhí)行操作程序，以分別估算數(shù)據(jù)存取電路完成各操作程序的時(shí)間點(diǎn)。虛擬電路于完成操作程序時(shí)致能數(shù)據(jù)存取電路執(zhí)行下一操作程序，以使數(shù)據(jù)存取電路依序地完成操作程序而輸出讀取數(shù)據(jù)。

基于上述，本發(fā)明實(shí)施例的虛擬電路可依據(jù)地址信號(hào)與數(shù)據(jù)存取電路同步執(zhí)行讀取操作，以分別估算數(shù)據(jù)存取電路完成各個(gè)操作程序的時(shí)間點(diǎn)，并于完成一操作程序時(shí)致能數(shù)據(jù)存取電路執(zhí)行下一操作程序。如此可使讀取操作中的各個(gè)操作程序的執(zhí)行時(shí)間點(diǎn)不受限于外部時(shí)脈信號(hào)，而是依據(jù)執(zhí)行各個(gè)操作程序?qū)嶋H上所需的時(shí)間來分配操作時(shí)程，因此可大幅減少存儲(chǔ)器操作的閑置時(shí)間，而有效地提高存儲(chǔ)器裝置的讀取效率。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1是依照本發(fā)明一實(shí)施例的一種存儲(chǔ)器裝置的示意圖；

圖2是已知的存儲(chǔ)器裝置的讀取操作的操作時(shí)程示意圖；

圖3是本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的讀取操作的操作時(shí)程示意圖；

圖4是已知的存儲(chǔ)器裝置的讀取操作的操作時(shí)程示意圖；

圖5是依照本發(fā)明一實(shí)施例的一種存儲(chǔ)器裝置的示意圖；

圖6是依照本發(fā)明實(shí)施例的一種存儲(chǔ)器裝置的數(shù)據(jù)讀取方法的流程圖。

附圖標(biāo)號(hào)說明：

100、500：存儲(chǔ)器裝置