[發明專利]結終端擴展終端結構的制備方法及結構

在審

• 申請號: 201710738612.4
• 申請日: 2017-08-24
• 公開（公告）號: CN107591324A
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 韓超;王莎;張玉明;湯曉燕;郭輝;宋慶文
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L29/861;H01L29/06
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙)61230
• 代理人: 劉長春

技術領域

本發明涉及半導體器件技術領域，特別是涉及一種結終端擴展終端結構的制備方法及結構。

背景技術

隨著電力電子技術的快速發展，傳統的硅(Si)基功率器件正在快速接近其材料自身特性所決定的理論極限，單純依靠優化Si基器件及其電路模塊的設計、工藝、整合來進一步挖掘其性能潛力，已經無法滿足當今電力電子技術高效率、低能耗的內在要求。同時，由于軍用一體化電子系統、航空航天、高速軌道交通、智能電網等技術的發展，不僅要求功率器件能夠形成更高功率密度的固體電子學電路，而且需要功率器件能夠在高溫、強輻射等極端環境下工作，而這更是傳統Si材料及器件不可逾越的技術壁壘。第三代半導體碳化硅(SiC)具有寬禁帶(Si的3倍)、高臨界擊穿電場(Si的8～10倍)、高熱導率(Si的3倍)等優點，是制備大功率、高溫、抗輻射電力電子器件最重要的半導體材料。寬禁帶特性有利于提高器件的工作溫度和抗輻射能力；高臨界擊穿電場特性有利于提高器件的耐壓容量；高熱導率特性有利于器件的熱耗散和高密度集成等。由此可見，使用SiC基器件可以使電力電子系統的功率、效率、溫度和抗輻射等能力得到顯著提高。近年來隨著SiC單晶、外延材料以及加工工藝的不斷成熟，SiC功率器件進入系統全面的研究階段。為了提高器件在反偏工作狀態下的實際耐壓可靠性，緩解P-N結邊緣由于內在的曲率效應而出現的電場集中現象，終端結構得到了廣泛的應用。其中，結終端擴展結構以其較高的終端效率、易于設計并制備等優勢而被廣泛采用。其本質是通過結終端區內部電荷的完全耗盡來平衡內外兩個邊緣處的峰值電場，并使兩個電場值一起達到SiC臨界擊穿電場為最佳。

但是，由于雜質在SiC材料中的熱擴散系數很小，擴散工藝無法進行選擇性摻雜，因此SiC的結終端擴展結構只能依靠離子注入工藝來實現，且無法像Si材料一樣經過高溫推結工藝在注入區邊緣形成大曲率半徑的理想柱面或球面結。這就造成了SiC結終端擴展結構的結邊緣近似保持了小曲率半徑的“尖銳”注入邊緣形貌。“尖銳”的結邊緣幾何形貌將導致SiC器件在反偏壓特別是高反偏壓狀態下形成固有的體和表面單點鋒銳電場峰，進而誘發額外漏電、甚至提前擊穿，從而降低了器件的耐壓可靠性。

發明內容

因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種結終端擴展終端的制備方法及結構。

具體地，本發明一個實施例提出的一種結終端擴展終端結構的制備方法，包括：

選取SiC襯底層；

在所述SiC襯底層表面生長外延層；

利用離子注入工藝在所述外延層上形成結終端擴展區；

利用離子注入工藝在所述外延層上形成有源區；

在所述外延層表面生長絕緣鈍化層以完成所述結終端擴展終端結構的制備。

在本發明的一個實施例中，利用離子注入工藝在所述外延層上形成結終端擴展區之前，還包括：

在所述外延層表面生長第一掩膜層；

利用刻蝕工藝選擇性刻蝕所述第一掩膜層形成第一離子注入掩膜層。

在本發明的一個實施例中，在所述外延層表面生長所述第一掩膜層，包括：

利用PECVD工藝在所述外延層表面生長第一SiO₂層；

在800～1100℃溫度下進行快速熱退火，退火時間為2～30min；

利用PECVD工藝在所述第一SiO₂層表面生長第二SiO₂層。

在本發明的一個實施例中，利用刻蝕工藝選擇性刻蝕所述第一掩膜層形成第一離子注入掩膜層，包括：

在所述第一掩膜層表面生長第一光刻膠層；

刻蝕所述第一光刻膠層形成第一刻蝕窗口；

利用緩沖氧化物刻蝕液濕法腐蝕所述第一掩膜層形成所述第一離子注入掩膜層。

在本發明的一個實施例中，利用離子注入工藝在所述外延層上形成所述有源區之前，還包括：

清洗掉所述第一離子注入掩膜層；

在所述外延層表面生長第二掩膜層；

利用刻蝕工藝選擇性刻蝕所述第二掩膜層形成第二離子注入掩膜層。

在本發明的一個實施例中，利用刻蝕工藝選擇性刻蝕所述第二掩膜層形成第二離子注入掩膜層，包括：

在所述第二掩膜層表面生長第二光刻膠層；

刻蝕所述第二光刻膠層形成第二刻蝕窗口；

利用ICP刻蝕工藝刻蝕所述第二掩膜層形成所述第二離子注入掩膜層。

在本發明的一個實施例中，利用離子注入工藝在所述外延層上形成有源區之后，還包括：

清洗掉所述第二離子注入掩膜層；