[發(fā)明專利]雙層外延工藝方法有效
| 申請(qǐng)?zhí)枺?/td> | 201710734293.X | 申請(qǐng)日: | 2017-08-24 |
| 公開(公告)號(hào): | CN107527792B | 公開(公告)日: | 2019-12-10 |
| 發(fā)明(設(shè)計(jì))人: | 伍洲 | 申請(qǐng)(專利權(quán))人: | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號(hào): | H01L21/02 | 分類號(hào): | H01L21/02;H01L29/06 |
| 代理公司: | 31211 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人: | 郭四華 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 雙層 外延 工藝 方法 | ||
本發(fā)明公開了一種雙層外延工藝方法,包括步驟:進(jìn)行第一次外延生長工藝在半導(dǎo)體晶圓表面形成第一外延層;對(duì)外延工藝腔進(jìn)行降溫并取出半導(dǎo)體晶圓,在降溫過程中,外延工藝腔中的殘余工藝氣體繼續(xù)反應(yīng)在第一外延層表面形成電阻率不匹配外延層;形成第一部分器件結(jié)構(gòu);將半導(dǎo)體晶圓放置到外延工藝腔中并升溫;通入HCL進(jìn)行外延層刻蝕將第一外延層表面的電阻率不匹配外延層去除;之后進(jìn)行第二次外延生長工藝形成第二外延層并疊加形成電阻率匹配的雙層外延結(jié)構(gòu);在第二外延層中形成第二部分器件結(jié)構(gòu)。本發(fā)明能提高兩個(gè)疊加的外延層的界面特性,從而提高器件的擊穿電壓和性能。
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法,特別是涉及一種雙層外延工藝方法。
背景技術(shù)
超級(jí)結(jié)為由形成于半導(dǎo)體晶圓(wafer)中的交替排列的P型薄層和N型薄層組成,現(xiàn)有超級(jí)結(jié)的制造方法通常會(huì)采用到溝槽填充工藝方法,溝槽填充方法需要先在半導(dǎo)體晶圓如硅晶圓表面的外延層如N型摻雜外延層上刻蝕一定深度和寬度的溝槽,然后利用外延填充(EPI Filling)的方式在刻出的溝槽上填充P型摻雜的硅外延,并且要求填充區(qū)域具有完好的晶體結(jié)構(gòu),以便后續(xù)流程制作高性能的器件。
在現(xiàn)有超級(jí)結(jié)器件中,為實(shí)現(xiàn)超高壓器件如900V以上的超高壓器件,采用了雙層外延工藝。首先在N型外延層(NEPI)的外延上刻一道42μm深的溝槽,經(jīng)過外延填充,CMP研磨,掩模版去除等工藝后,在其表面再生長一層20μm的NEPI,并刻上第二道23μm深的溝槽。第二道溝槽與第一道溝槽銜接,使溝槽總深度超過60μm,器件可實(shí)現(xiàn)900V超高壓。
然而現(xiàn)有雙層外延工藝的兩個(gè)疊加的外延層的界面特性不佳,會(huì)影響器件的擊穿電壓(BV),降低器件性能。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種雙層外延工藝方法,能提高兩個(gè)疊加的外延層的界面特性,從而提高器件的擊穿電壓和性能。
為解決上述技術(shù)問題,本發(fā)明提供的雙層外延工藝方法包括如下步驟:
步驟一、將半導(dǎo)體晶圓放置到外延工藝腔中,將所述外延工藝腔升溫到第一次外延生長工藝的溫度,進(jìn)行所述第一次外延生長工藝在所述半導(dǎo)體晶圓表面形成具有第一導(dǎo)電類型的第一外延層。
步驟二、對(duì)所述外延工藝腔進(jìn)行降溫并取出形成有所述第一外延層的所述半導(dǎo)體晶圓,在降溫過程中,所述外延工藝腔中的殘余工藝氣體繼續(xù)反應(yīng)在所述第一外延層表面形成電阻率不匹配外延層。
步驟三、在形成有所述電阻率不匹配外延層的所述第一外延層中形成第一部分器件結(jié)構(gòu)。
步驟四、將形成有所述第一部分器件結(jié)構(gòu)的所述半導(dǎo)體晶圓放置到外延工藝腔中,將所述外延工藝腔升溫到第二次外延生長工藝的溫度。
通入HCL進(jìn)行外延層刻蝕,所述外延層刻蝕將所述第一外延層表面的所述電阻率不匹配外延層去除。
所述電阻率不匹配外延層去除后關(guān)閉HCL的流入從而結(jié)束所述外延層刻蝕,之后進(jìn)行所述第二次外延生長工藝在所述第一外延層表面形成具有第一導(dǎo)電類型的第二外延層;由所述第一外延層和所述第二外延層疊加形成電阻率匹配的具有第一導(dǎo)電類型的雙層外延結(jié)構(gòu)。
步驟五、在所述第二外延層中形成第二部分器件結(jié)構(gòu)。
進(jìn)一步的改進(jìn)是,所述半導(dǎo)體晶圓為硅晶圓,所述第一外延層和所述第二外延層都為硅外延層。
進(jìn)一步的改進(jìn)是,所述第一次外延生長工藝和所述第二次外延生長工藝的工藝條件相同。
進(jìn)一步的改進(jìn)是,所述第一次外延生長工藝和所述第二次外延生長工藝的工藝氣體都包括氫氣和硅源氣體。
進(jìn)一步的改進(jìn)是,所述硅源氣體為二氯氫硅。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司,未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710734293.X/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





