[發明專利]半導體存儲裝置

有效

• 申請號: 201710734255.4
• 申請日: 2017-08-24
• 公開（公告）號: CN108630265B
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 稻場恒夫
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉靜;段承恩

實施方式提供能夠抑制讀出干擾的產生的半導體存儲裝置。實施方式的半導體存儲裝置具備：包括第1阻變型存儲元件R和第1晶體管ST的第1存儲器單元MC；與所述第1晶體管的控制端子電連接的第1字線SWL；以及在讀出時，在第1期間對所述第1字線施加第1電壓，在所述第1期間后的第2期間對所述第1字線施加比所述第1電壓大的第2電壓的第1電路。

技術領域

實施方式涉及半導體存儲裝置。

背景技術

磁性隨機存取存儲器(MRAM：Magnetic Random Access Memory)是對存儲信息的存儲器單元使用了具有磁阻效應的存儲元件的存儲器裝置。MRAM作為以高速工作、大容量、非易失性為特征的下一代存儲器裝置而受到注目。

發明內容

實施方式提供能夠抑制讀出干擾的產生的半導體存儲裝置。

實施方式的半導體存儲裝置具備：第1存儲器單元，其包括第1阻變型存儲元件和第1晶體管；第1字線，其與所述第1晶體管的控制端子電連接；以及第1電路，其在讀出時，在第1期間對所述第1字線施加第1電壓，在所述第1期間后的第2期間對所述第1字線施加比所述第1電壓大的第2電壓。

附圖說明

圖1是表示第1實施方式涉及的半導體存儲裝置的框圖。

圖2是表示第1實施方式涉及的半導體存儲裝置中的存儲器單元陣列、局部列開關以及讀/寫控制器的電路圖。

圖3A是表示第1實施方式涉及的半導體存儲裝置中的阻變型存儲元件的剖視圖。

圖3B是用于說明第1實施方式涉及的半導體存儲裝置中的阻變型存儲元件的寫入的圖，是表示平行狀態(P狀態)下的阻變型存儲元件的截面的圖。

圖3C是用于說明第1實施方式涉及的半導體存儲裝置中的阻變型存儲元件的寫入的圖，是表示反平行狀態(AP狀態)下的阻變型存儲元件的截面的圖。

圖4是表示第1實施方式涉及的半導體存儲裝置中的副行譯碼器、副字線驅動器以及主行譯碼器的框圖。

圖5是表示第1實施方式涉及的半導體存儲裝置中的副行譯碼器、副字線驅動器以及主行譯碼器的電路圖。

圖6是第1實施方式涉及的半導體存儲裝置中的讀出時的存儲器單元陣列以及讀/寫控制器的各種電壓的時間圖(timing chart)。

圖7是表示第1實施方式涉及的半導體存儲裝置中的讀出時的存儲器單元陣列以及讀/寫控制器的圖。

圖8是第1實施方式涉及的半導體存儲裝置中的讀出時的副行譯碼器、副字線驅動器以及主行譯碼器的各種電壓的時間圖。

圖9是表示第1實施方式涉及的半導體存儲裝置中的讀出時的副行譯碼器、副字線驅動器以及主行譯碼器的圖。

圖10是比較例涉及的半導體存儲裝置中的讀出時的存儲器單元陣列以及讀/寫控制器的各種電壓的時間圖。

圖11是表示第2實施方式涉及的半導體存儲裝置中的副局部列譯碼器、局部列開關驅動器以及主局部列譯碼器的電路圖。

圖12是第2實施方式涉及的半導體存儲裝置中的讀出時的存儲器單元陣列以及讀/寫控制器的各種電壓的時間圖。

圖13是表示第2實施方式涉及的半導體存儲裝置中的讀出時的存儲器單元陣列以及讀/寫控制器的圖。

圖14是第2實施方式涉及的半導體存儲裝置中的讀出時的副局部列譯碼器、局部列開關驅動器以及主局部列譯碼器的各種電壓的時間圖。

圖15是表示第2實施方式涉及的半導體存儲裝置中的讀出時的副局部列譯碼器、局部列開關驅動器以及主局部列譯碼器的圖。