[發(fā)明專利]一種3D NAND閃存的制作方法

有效

• 申請?zhí)枺?/td>: 201710732710.7
• 申請日: 2017-08-24
• 公開（公告）號: CN107731824B
• 公開（公告）日: 2019-01-29
• 發(fā)明（設計）人: 劉藩東;何佳;楊要華;張坤;徐強;夏志良;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11551;H01L27/11568;H01L27/11578
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 董李欣

本發(fā)明提供了一種3D NAND閃存的制作方法，本發(fā)明的制作方法通過在形成O/N(Oxide/Nitride)堆疊的交錯層疊結構中插入一層多晶硅層，由于多晶硅與氮化硅具有高的選擇性，因此可以在不同的步驟和階段被刻蝕去除；同時，插入的這層多晶硅可以充當溝槽的截止層，并作為硅外延生長的通道，以將硅外延層和多晶硅層連通；因此，通過插入一層多晶硅層的方式可以跳過對于堆疊結構和多晶硅層的刻蝕步驟，從而提高了3D NAND閃存的整體性能。

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種3D NAND閃存結構及其制作方法。

背景技術

隨著平面型閃存存儲器的發(fā)展，半導體的生產工藝取得了巨大的進步。但是最近幾年，平面型閃存的發(fā)展遇到了各種挑戰(zhàn)：物理極限，現(xiàn)有顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面閃存遇到的困難以及最求更低的單位存儲單元的生產成本，各種不同的三維(3D)閃存存儲器結構應運而生，例如3D NOR(3D或非)閃存和3D NAND(3D與非)閃存。

其中，在NOR型結構的3D閃存中，存儲單元在位線和地線之間并聯(lián)排列，而在NAND型結構的3D閃存中，存儲單元在位線和地線之間串列排列。具有串聯(lián)結構的NAND型閃存具有較低的讀取速度，但是卻具有較高的寫入速度，從而NAND型閃存適合用于存儲數(shù)據(jù)，其優(yōu)點在于體積小、容量大。閃存器件根據(jù)存儲單元的結構可分為疊置柵極型和分離柵極型，并且根據(jù)電荷存儲層的形狀分為浮置柵極器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型閃存器件具有比浮置柵極型閃存器件更優(yōu)的可靠性，并能夠以較低的電壓執(zhí)行編程和擦除操作，且ONOS型閃存器件具有很薄的單元，并且便于制造。

然而隨著3D NAND閃存中O/N(Oxide/Nitride)堆疊的層疊數(shù)目越來越多，使得在三維存儲器中形成通道孔的深度越來越大，而在采用單刻蝕工藝形成通道孔時，在相同孔徑的情況下，通道孔的深度越大刻蝕難度就越大。尤其是當三維存儲器中的層疊數(shù)目達到120及以上時，想要形成貫穿各堆疊的通道孔時，存在刻蝕時間呈指數(shù)增長的現(xiàn)象，工藝效率較低，成本較高，這嚴重制約了3DNAND閃存的換代發(fā)展。

具體的，請參考圖1a-c，現(xiàn)有技術中3D NAND閃存采用了如下方法：

S1：提供襯底1，所述襯底表面形成有多層交錯堆疊的層間介質層2及虛擬介質層3，所述虛擬介質層3形成于相鄰的層間介質層2之間，刻蝕所述層間介質層2及虛擬介質層3以形成多個通道孔4，所述通道4通至所述襯底1并形成一定深度的第一硅槽；

S2：在所述第一硅槽處進行硅的外延生長形成硅外延層5(SEG)；

S3：在所述通道孔4的側壁上依次形成堆疊結構6，并在堆疊結構6的表面上形成多晶硅層7；

S4：刻蝕多晶硅層7和堆疊結構6以暴露所述硅外延層5并形成一定深度的第二硅槽；

S5：進行多晶硅的二次沉積以連通硅外延層5和漏極(未示出)。

然而正如前面提到的，步驟S4隨著層疊數(shù)目的增加而變得越來越困難，并且刻蝕隔離介質層還會導致硅外延層5過薄而影響離子注入。因此，如何盡量避免對于SONO的刻蝕以進步一提高層疊數(shù)目并提高離子注入效果，一直為本領域技術人員所致力研究的方向。

發(fā)明內容

本發(fā)明的目的在于提供一種3D NAND閃存的制作方法，能夠避免對于SONO的刻蝕，從而提高3D NAND閃存的性能。

為了實現(xiàn)上述目的，本發(fā)明提出了一種3D NAND閃存的制作方法，包括以下步驟：

提供襯底，先在所述襯底表面依次形成第一層層間介質層、第一層第一虛擬介質層和第二層層間介質層；隨后在所述第二層層間介質層表面形成一層第二虛擬介質層；隨后繼續(xù)在所述第二虛擬介質層表面依次形成多層交錯堆疊的層間介質層及第一虛擬介質層，所述第一虛擬介質層形成于相鄰的層間介質層之間；