[發明專利]一種存儲器器件和中央處理單元

有效

• 申請號: 201710725863.9
• 申請日: 2017-08-22
• 公開（公告）號: CN107767900B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 孫鐘弼
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

存儲器器件包括連接到第一內部數據線的第一存儲器單元陣列；連接到第二內部數據線的第二存儲器單元陣列；以及線路交換電路，其被配置為基于從外部接收的驅動信號將第一內部數據線和第二內部數據線與第一外部數據線和第二外部數據線相連接，線路交換電路被配置為使得當驅動信號具有第一邏輯電平時，線路交換電路分別將第一內部數據線和第二內部數據線與第一外部數據線和第二外部數據線相連接，并且當驅動信號具有與第一邏輯電平不同的第二邏輯電平時，線路交換電路交換第一外部數據線和第二外部數據線，使得第一內部數據線連接到第二外部數據線，并且第二內部數據線連接到第一外部數據線。

相關申請的交叉引用

本申請根據美國法典第35章第119條要求于2016年8月22日在韓國知識產權局提交的申請號10-2016-0106168的優先權，其公開通過引用整體并入本文。

技術領域

本發明構思的至少一些示例性實施例涉及存儲器器件和中央處理單元，更具體地，涉及每個均包括檢測錯誤單元的線路交換電路和通道交換電路的存儲器器件和中央處理單元。

背景技術

根據制造工藝技術的發展，半導體存儲器器件的存儲器容量增加。隨著精煉工藝技術的發展，具有錯誤單元的存儲器單元的數量增加。具有錯誤單元的存儲器單元的增加降低了半導體存儲器器件的成品率，并且可能不能確保其存儲器容量。因此，需要檢測和修復錯誤單元以提高半導體存儲器器件的產量的方法。

發明內容

根據本發明構思的至少一些示例性實施例，存儲器器件包括連接到第一內部數據線的第一存儲器單元陣列；連接到第二內部數據線的第二存儲器單元陣列；以及被配置為基于從外部接收的驅動信號將第一內部數據線和第二內部數據線與第一外部數據線和第二外部數據線相連接的線路交換電路，線路交換電路被配置為使得當驅動信號具有第一邏輯電平時，線路交換電路分別將第一外部數據線和第二外部數據線與第一內部數據線和第二內部數據線相連接，并且當驅動信號具有與第一邏輯電平不同的第二邏輯電平時，線路交換電路交換第一外部數據線和第二外部數據線，以使得第一內部數據線被連接到第二外部數據線，并且第二內部數據線被連接到第一外部數據線。

根據本發明構思的至少一些示例性實施例，中央處理單元包括被配置為執行處理功能的第一芯片；連接到第一芯片的第二芯片；以及被配置為確定從第二芯片輸出的數據是否包括錯誤的測試單元，其中第二芯片包括連接到第一內部通道的第一存儲器層、連接到第二內部通道的第二存儲器層、以及被配置為分別通過第一外部通道和第二外部通道輸出從中央處理單元的外部的第一和第二內部通道接收的數據的存儲器緩沖器，并且其中，存儲器緩沖器包括被配置為基于從外部接收的驅動信號將第一內部通道和第二內部通道與第一外部通道和第二外部通道相連接的通道交換電路，并且通道交換電路被配置為當驅動信號具有第一邏輯電平時，將第一外部通道和第二外部通道分別連接到第一外部通道和第二外部通道，并且當驅動信號具有與第一邏輯電平不同的第二邏輯電平時，交換第一外部通道和第二外部通道，以使得第一內部通道被連接到第二外部通道并且第二內部通道被連接到第一外部通道。

根據本發明構思的至少一些示例性實施例，存儲器器件包括連接到第一內部數據線的第一存儲器單元陣列；連接到第二內部數據線的第二存儲器單元陣列；以及線路交換電路，其被配置為接收驅動信號，基于驅動信號將第一和第二內部數據線分別連接到第一和第二外部數據線，并基于驅動信號交換第一和第二內部數據線的連接，以使得第一和第二內部數據線分別被連接到第二和第一外部數據線。

附圖說明

通過參照附圖詳細描述本發明構思的示例性實施例，本發明構思的示例性實施例的上述和其它特征和優點將變得更加明顯。附圖意圖描繪本發明構思的示例性實施例，并且不應被解釋為限制權利要求的預期范圍。除非明確指出，否則附圖不應被視為按比例繪制。

圖1是根據本發明構思的至少一個示例性實施例的存儲器器件的示例的框圖；

圖2A是示出根據本發明構思的至少一個示例性實施例的包括在存儲器器件中的線路交換電路的視圖；